sudaroot的博客

PetaLinux基于Yocto，每次创建或者编译工程下载都需要联网下载工程所需文件，且下载的文件非常庞大，这就导致编译速度还受网络影响导致耗时较长。但是如果改成使用本地缓存文件进行离线编译则可大大缩短时间。

前言：在裸机下运行的需手动加载不同的代码到PL执行。PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。Vivado的bit文件是在bin文件头部多了一些描述信息，头部信息长度不固定。描述信息可以使用file命令查看其中我个人最关心的是data length，这个数据长度表示bin文件的长度。1、准备：1、创建一个Platform工程。2、由Vivado生成的1s闪烁LED的PL代码的bit 文件。V.

比如Cortex™-R5 处理器的Vitis工程生成hex和bin文件。如下图片中的Command中输入下面内容：armr5-none-eabi-objcopy -O binary ${ProjName}.elf ${ProjName}.bin;armr5-none-eabi-objcopy -O ihex ${ProjName}.elf ${ProjName}.hexCortex™-A53处理器的Vitis工程生成hex和bin文件，则改成下面aarch64-none-elf.

前言：参考官网demo路径：在你Vitis安装路径下面能直接找到官网demo源码。....../Xilinx/Vitis/2021.1/data/embeddedsw/XilinxProcessorIPLib/drivers/gpio_v3_9/examples但是要注意外设驱动的版本号。如工程生成导入的gpio驱动版本是v3_9，即使文件夹有最新的v4_7的版本，但是不能使用，因为版本不对应。题外：虽然可以在Vitis的Platform工程中的Platform.spr导入外设demo进

前言：文章目标：用PL的IO点亮一个LED灯。硬件环境：Xilinx ZynqMP XCZU4EV-SFVC784-1-I硬件引脚：LED - AE15， Key- AE14， 200MHz晶振 - AE5软件环境：Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1新建Vivado工程：1、打开Vivado2021.1，创建一个工程，取消勾选创建子目录（根据实际情况而定）。默认Next。2、输入选择Xilinx CPU 主控芯片，其余.

前言：硬件环境：Xilinx ZynqMP XCZU4EV-SFVC784-1-I软件环境：Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1文章目标：1、UART在正常模式下中断接收的回显例子。 2、Xilinx自带UART库代码有点累赘，在例1基础上优化。 2、在例2的基础上，添加UART在正常模式下IDLE中断的例子。参考程序：/tools/Xilinx/Vitis/2021...

右键c工程，选中c/c++ Build Settings选项。在下图所示地方添加下面一行，其中test.map可以根据更改生成map文件的名字。-Wl,-Map,test.map生成的map路径如下：全篇完。本人是一个嵌入式未入门小白，博客仅仅代表我个人主观见解，记录成长笔记。笔记是以最简单的方式，只展示最核心的原理。若有与 大神大大 见解有歧义，我绝对坚信 大神大大 见解是对的，我的是错的。若无积分等无法下载源码，可私聊留下邮箱。感谢~！...

这次用的是Cortex-R5-0这个核运行FSBL且应用程序也是R5，与上一篇文章《Zynq UltrScale +调试 FSBL 代码》用A53有些许不同。1、在QSPI的0地址烧录一份bootgen生成的BOOT.bin文件。2、把文本编辑框中的-Os -flto -ffat-lto-objects删除了。3、修改启动模式。4、使Multiboot寄存器一直等于0。5、与A53调试FSBL不同的是，此时直接debug的话，会一直卡住在下面打印信息....

把编译的程序文件尾缀elf变成bin文件，编译的是xilinx 4ev R5核的裸机程序。本来是一件很简单的事情，输入下面命令即可。armr5-none-eabi-objcopy -O binary c_project_r5_app0.elf c_project_r5_app0.bin但是编译出来的bin文件无法运行，排查文件大小，发现bin文件变得非常大，比elf文件还大。很明显这不对劲，理论来说，elf文件变成bin文件应该会变的小很大的，现在反了。后面创建了一个A53的工

把函数或者if else或#if #endif代码块折叠起来，提高阅读源码的简洁性。设置如下:启动vitis，点击 Windows -->> Preferences -->> Additional -->> c/c++ -->> Editor -->> Folding，勾选下图选项即可。然后把打开的代码页面关闭，重新打开就可；也可以重启vitis。全篇完。本人是一个嵌入式未入门小白，博客仅仅代表我个人主观见解，记录成..

前言：1、PL只是PS的一个外设，且PL的代码也是可以更新的。2、尝试做一个让PS运行后根据当前运行环境加载不同的PL代码。3、xilinx在vitis工具有个BSP库叫xilfpga，封装了全部的加载PL代码API，故调用这个接口就能完成该实验。很简单的过程。4、这个BSP库支持PL代码格式有Vivado生成的bit和bin文件 及 bootgen生成的bin文件。这个BSP库路径在vitis的安装路径下，文件夹下还有doc可以看一下：/Vitis/2021.1/data/

关于这个问题，xilinx有官方说明，链接如下：https://support.xilinx.com/s/article/76616?language=zh_CN原因：问题是 Ubuntu 20.04 缺少 libtinfo.so.5 库。解决办法：sudo apt-get install libtinfo5

1、首先创建一个平台工程2、添加BSP库：xilffs xilsecure xilpm直接创建FSBL应用工程是无法创建的，提示报错内容如下：These libraries which FSBL requires are missing in Board Support Package: xilffs xilsecure xilpm. You can go back to the previous pages to select a different platfor...

/*****************************************************************************//**** @brief Perform a 16-bit endian conversion.** @param Data: 16 bit value to be converted** @return 16 bit Data with converted endianness************************.

前言：Vitis这类在开源软件ecplise的软件框架上二次开发的软件，能遇到的问题直接百度ecplise问题就能找到90%的答案。正文：1、在Windows的vitis补全只需要按下alt + / 头文件和变量名都能补全出来。2、在Ubuntu的Vitis使用alt + / 进行补全，发现只能补全当前定义过的变量，我想补全头文件等都不能如愿。原因：打开Ubuntu系统的Vitis软件，点击Window - > Preference ->Gen...

前言：参考官网demo路径：在你Vitis安装路径下面能直接找到官网demo源码。....../Xilinx/Vitis/2021.1/data/embeddedsw/XilinxProcessorIPLib/drivers/gpio_v3_9/examples1、硬件Zynq UltraScale+ XCZU4EV-SFVC784-1-I由硬件原理图得知：KEY接在MIO26，按键按下是电平；LED接在MIO40。2、软件环境Ubuntu...

先创建好helloworld下vitis和Vivado文件夹。yu

在Vivado测试连接JTAG连接，报错如下：[Labtoolstcl 44-494] There is no active target available for server at localhost.Targets(s) ", jsn-JTAG-HS1-210xxxxxxxx" may be locked by another hw_server.在Vitis测试连接JTAG连接，报错如下：****** Xilinx hw_server v2021.1.0 ****...

打开Vivado，发现终端报一个错误Failed to load module "canberra-gtk-module"应该是这个canberra-gtk-module少安装了。搜索一下软件源列表sudo apt search canberra-gtk-module找到一个libcanberra-gtk-module的模块。安装sudo apt search canberra-gtk-module全篇完。本人是一个嵌入式未入门小白，博客仅仅代表我个人主观见解，记..

需要用到前面的一篇文章作为环境搭建基础。《Ubuntu18.04安装Vivado和Vitis 2021.1》：https://blog.youkuaiyun.com/sudaroot/article/details/1190810761、下载Petalinux 2021.1https://china.xilinx.com/products/design-tools/embedded-software/petalinux-sdk.html还需下载对应的用户指引手册，里面有详细怎么搭建Petalin

前言：最近一直在搞Xilinx这个平台，故写写博客笔记，留个脚丫。1、Vivado Vitis读法刚开始接触这个平台，发现最有意思的就是Vivado和Vitis的读法了。Vivado 读 “vi:瓦都”，这个一致没问题。Vitis就有两种读法：官方人员读“歪体丝”，私下比较多读“vi:体丝”。一开始我听着两种读音有点没反应过来。2、下载Vitis2021.1软件首先Vitis2021.1 是包含有Vitis 和 Vivado两个工具的安装的。Xilinx官网Vit

大幅度