ZynqMP Vitis2021.1 生成hex或者bin文件

最新推荐文章于 2025-09-30 14:59:42 发布

原创

最新推荐文章于 2025-09-30 14:59:42 发布 · 1.9k 阅读

4 ·

CC 4.0 BY-SA版权

文章标签：

#ZynqMP

比如Cortex™-R5 处理器的Vitis工程生成hex和bin文件。

如下图片中的Command中输入下面内容：

armr5-none-eabi-objcopy -O binary ${ProjName}.elf ${ProjName}.bin;armr5-none-eabi-objcopy -O ihex ${ProjName}.elf ${ProjName}.hex

但是由于vitis的R5核的链接文件中设置，。vectors段与其他的段不是连续的。

若直接使用上面命令会发生生成的bin文件非常大，原因如下：

vitis2021.1 armr5-none-eabi-objcopy -O binary elf文件转bin文件变大_sudaroot的博客-优快云博客

此时我们要把这两个段分别编译出两个bin文件。

armr5-none-eabi-objcopy -O binary -j .vectors ${ProjName}.elf ${ProjName}_vec

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

sudaroot

关注关注

1
点赞
踩
4

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

FPGA + 图像处理（一）三种向zynq中DDR内导入图像数据的方法

EfunStudy的博客

09-01

4808

介绍了三种比较基础的将数据存入ddr的方法，也不一定是图像数据，其他的数据也都可以按照这些方法导入ddr内，对于图像数据，通过sdk直接存入ddr内和通过sd卡读取还是比较便捷的，通过将数据初始化到rom内的方法限制较大，在导入图像数据后，因为三种方法的数据格式不同，要注意数据的使用方法。

xilinx 7020带vitis工程程序固化

zhangkui469226425的博客

06-02

1687

xilinx 7020带vitis工程程序固化 1，先编译逻辑，generate bitstream 2，生成xsa文件 3，update xsa文件 4，编译vitis5，更新boot.bin。boot.bin就是最终固化文件 6，通过vitis烧录flash

1 条评论您还未登录，请先登录后发表或查看评论

第5章 zynq UBOOT的生成和BOOT.bin镜像的合成

最新发布

qq_36517072的博客

09-30

1082

文章摘要本文详细介绍了Zynq平台UBoot的编译过程，包括设备树修改、配置文件调整、NAND驱动添加等关键步骤。通过复制设备树文件并修改gem0配置，使用zc702默认配置文件并调整设备树名称，再通过menuconfig添加NAND驱动支持。最后创建编译脚本完成UBoot镜像生成，并在SDK中合成可烧录的BOOT.bin镜像文件。文章以图文结合的方式，为Zynq开发者提供了清晰的UBoot编译指南。

petalinux 中将fpga bit文件转化为bin文件脚本

HongDaYu的搬砖之路

11-18

1512

#!/bin/bash #Name:fpga_bit2bin #Auther:WorkEnv #Desc: #Usage: #Path:/home/WorkEnv #Update:Wed 18 Nov 2020 11:22:06 AM CST bif_name=/home/peta/fpga_bit2bin.bif bit_dir=$1 cp $1 $(pwd) sed -i 's/'"$(egrep -o '\w+.bit' $bif_name)"'/'"$(basename $1)"'/' $bif

用vitis软件生存BOOT.bin

sukihu的博客

06-23

2182

BOOT.bin文件，除了在petalinux工程中用petalinux-package --boot --format BIN --fsbl zynq_fsbl.elf --fpga system.bit --u-boot打包外，还可以用vitis软件来生存。需要准备4个文件（fsbl.elf、system.bit、u-boot.elf、system.dtb）到windows系统的目录中。点击Create Image，就可以生存BOOT.bin文件了。注：不能取中文名字的目录，vitis不认中文名目录。

使用Vitis时，无法生成bin文件，sd_card报错，xpfm path is not valid

yangfan880109的专栏

02-20

2112

使用Vitis的时候，将工程在其他电脑打开，路径更改后，Bulied工程时候，可能会报平台错误，console 中错误信息显示：xpfm path is not valid。工具栏：Xilinx->Add Custom Platform，如下图。在Platform repository中，此即硬件平台路径错误，此时只需添加有效的。点击”+“号，选择正确使用的平台。重新build，成功。平台，即可正常编译。

ZynqMP Vitis2021.1 生成map文件

sudaroot的博客

10-19

2021

右键c工程，选中c/c++ Build Settings选项。在下图所示地方添加下面一行，其中test.map可以根据更改生成map文件的名字。 -Wl,-Map,test.map 生成的map路径如下：全篇完。本人是一个嵌入式未入门小白，博客仅仅代表我个人主观见解，记录成长笔记。笔记是以最简单的方式，只展示最核心的原理。若有与大神大大见解有歧义，我绝对坚信大神大大见解是对的，我的是错的。若无积分等无法下载源码，可私聊留下邮箱。感谢~！ ...

基于vitis2021.2的ZYNQMP源码嵌入式系统开发教程

09-13

开发教程包含vivado工程搭建（无PL）、vitis fsbl文件生成、vitis pmu固件生成、atf可信固件编译、vitis设备树源码生成、u-boot源码修改与编译、linux内核修改与编译等章节内容。本文所有操作均实测验证，其中gcc为v...

ZynqMP Vitis2021.1 PS UART接收中断及IDLE（超时）中断

sudaroot的博客

10-29

6024

前言：硬件环境：Xilinx ZynqMP XCZU4EV-SFVC784-1-I 软件环境：Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1 文章目标：1、UART在正常模式下中断接收的回显例子。 2、Xilinx自带UART库代码有点累赘，在例1基础上优化。 2、在例2的基础上，添加UART在正常模式下IDLE中断的例子。参考程序：/tools/Xilinx/Vitis/2021...

Zynq BOOT.bin 文件的快捷生成方法

04-27

本篇文章将详细讲解如何快捷地生成Zynq的BOOT.bin文件。首先，我们需要理解Zynq的启动过程。当Zynq SoC上电时，它会从预定义的存储器位置加载BOOT.bin文件。该文件由两部分组成：硬件配置部分（Bitstream）和软件...

zynq-mpsoc系列之用petalinux生成BOOT.bin文件

luhao806的专栏

02-28

8177

zynq-mpsoc系列之用petalinux生成zcu102的BOOT.bin文件作者：卢浩时间：2017.2.28 转载请注明出处首先我们来

zynq BOOT.bin 生成工具

09-11

zynq7000系列vivado中携带的工具，如果不想下载vivado那么大的工具可以直接下载这个程序，更具bif配置文件生成BOOT.bin,配置的文件核需要的文件放到bootgen.exe目录下 cmd下bootgen -image xxx.bif -o i BOOT.BIN生成

zynq开发学习记录：启动文件BOOT.bin生成及烧写

Surest的博客

01-21

1万+

1.BOOT.bin 文件生成打开Vivado2016版本的SDK，导入所要的FPGA硬件，file->new-> application project->一路next->模板选择zynq fsbl->编译新的fsbl及fsbl bsp 在菜单栏找到Xilinx Tools，点击出现下图所示界面找到Creat Zynq Boot Image，点击它 ...

xilinx zynq+vitis实现命令行编译输出xsa以及bin文件

zhangkui469226425的博客

04-20

2097

6.导出xsa文件给软件同事，指令为：write_hw_platform -fixed -include_bit -force -file {…3.输入复位synth指令：reset_run synth_1，系统编译回到最初始状态（这样工程编译的时候就从synth->impl->write_bitstream一步步进行），这个指令根据自己需要来确定是否使用。4.编译bit文件指令：launch_runs impl_1 -to_step write_bitstream -jobs 8。

zynq学习笔记三：生成BOOT.BIN

aostas的博客

10-01

2166

打开vivado工程并生成bit stream 导入到 sdk 打开sdk 创建预置的fsbl工程 Xilinx Tools>Creat Boot Image 选择BIF file path 选择Output path 在Boot image partitions中 add>fsbl.elf add>XXX.bit add>u-boot.elf Creat Image

Xilinx ZYNQ-7z020 Platform 生成boot.bin自动从SPI Flash加载程序

esky916的专栏

09-06

2626

ZYNQ平台使用到了内部的PS7资源，（如何使用PS7资源稍后整理发布上来） 1. 生成PS7时一定要选择QSPI device，生成PS7模块，在系统的环境中编译生成bit文件。此时生成的bit文件，可以下载ZYNQ平台中，需要在SDK环境中运行一个自定义的application 才可以正常的生成PS7 Clock 2. 将生成的bit文件，export到SDK中 3. 在Vivado

zynq-7000学习笔记(五)——制作BOOT.bin文件

paul123456789io的博客

12-07

3470

PC平台：WINDOWS 10 64位 Xilinx设计开发套件：Xilinx_vivado_sdk_2014.2 参考文档：Linux with HDMI video output on the ZED, ZC702 and ZC706 boards 一、打开SDK，新建一个FSBL项目，按照笔记(四)定义一个新的hardware platfor

C2000系列DSP生成hex/bin文件并使用串口下载程序的方法

热门推荐

hmc_123的博客

03-17

1万+

1.尝试脱离.out文件下载而转换成hex、bin文件来实现安全更新DSP程序。

ZYNQ创建BOOT.bin和在线烧写《zynq开发指导》

qq_43443455的博客

10-25

2380

在菜单栏“Xilinx”下拉框中，选中“Program Flash“，在弹出的页面中Image File 文本框需要选择烧写的BOOT.bin文件，FSBL File文本框中需要选择支持XILINX仿真器下载的fsbl（一般使用FSBL工程生成的自动识别启动方式的FSBL文件即可，或者是强制为JTAG启动的FSBL文件）。然后在“Boot image partitions”框依次添加“FSBL”、“ BIT”、“可执行ELF”。输出“BOOT.bin”文件在output path路径文件夹中。

vitis2021.1导入2020.2工程

07-22

在 Vitis 2021.1 中导入使用 Vitis 2020.2 创建的工程时，由于不同版本之间可能存在工具链、库支持或项目结构的变更，因此需要进行一些兼容性处理。以下是可行的步骤和注意事项： ### 兼容性处理步骤 1. **迁移项目文件** 将 Vitis 2020.2 的项目文件夹复制到新的工作空间中，确保所有源文件、链接脚本（`.ld`）、硬件描述文件（`.xsa`）和构建配置文件（`.json`）完整保留。 2. **打开 Vitis 2021.1 并导入项目** 在 Vitis 2021.1 中选择 `File → Import → General → Existing Projects into Workspace`，然后选择项目根目录。Vitis 会尝试识别项目结构并自动导入。 3. **更新工具链配置** 由于 Vitis 2021.1 使用的工具链版本可能与 2020.2 不同，建议检查并更新以下配置： - 编译器版本（默认为 `arm-none-eabi-gcc` 或 `aarch64-none-elf-gcc`） - SDK 版本是否匹配当前硬件平台 - 库路径是否正确，特别是 `lib` 和 `include` 路径 4. **重新关联硬件平台** 如果项目依赖 `.xsa` 文件（来自 Vivado 的硬件导出），则需要重新导入该硬件描述文件。可以通过 `File → Import → Hardware → XSA File` 导入，并确保平台支持的处理器架构与项目匹配。 5. **重新构建 BSP（Board Support Package）** 如果项目使用了 BSP，Vitis 2021.1 可能需要重新生成 BSP 以确保兼容性。右键点击 BSP 项目，选择 `Rebuild` 或 `Update BSP Settings`。 6. **解决依赖库冲突** 某些库在 Vitis 2020.2 和 2021.1 之间可能发生变化，例如 `xilkernel`、`lwip` 或 `xilffs`。如果构建失败，尝试更新库版本或重新添加最新版本的库支持。 7. **检查编译器警告与错误** 在构建过程中，注意编译器输出的警告信息，尤其是与废弃 API 或不推荐使用函数相关的提示。这些信息可以帮助识别潜在的兼容性问题。 ### 示例：更新 BSP 设置 ```bash Right-click on the BSP project → Board Support Package Settings → Recreate → Finish ``` ### 注意事项 - **版本兼容性文档**：Xilinx 官方提供了不同 Vitis 版本之间的兼容性指南，建议查阅官方文档以确认支持的迁移路径。 - **项目配置文件格式变更**：某些 `.project` 或 `.cproject` 文件可能需要手动调整以适应新版本的 Vitis。 - **调试配置迁移**：如果使用了自定义的调试配置（如 JTAG 设置），请检查并更新调试器配置文件。