7、利用技术无关模块生成器增强自动模拟集成电路设计流程

利用技术无关模块生成器增强自动模拟集成电路设计流程

1. 引言

在模拟集成电路（IC）设计中，随着CMOS工艺向更小纳米尺度发展，器件密度增加，给设计过程和电子设计自动化工具（EDA）带来了新挑战。传统模拟IC设计流程中，电路尺寸调整和布局设计通常独立进行，这可能导致昂贵的重新设计过程。为解决这些问题，一种新的方法是将创新的模拟模块生成器（AMG）嵌入到AIDA框架中。

AIDA框架包含AIDA - C和AIDA - L两个主要模块。AIDA - C是电路级综合工具，使用多目标优化内核，通过PVT角分析考虑极端工艺变化来确保解决方案的鲁棒性，利用Spectre®、Eldo®或HSPICE®等电气模拟器评估电路性能。AIDA - L根据AIDA - C得到的器件尺寸，进行器件布局和布线，并通过内置的设计规则检查（DRC）和布局与原理图对比（LVS）程序满足技术设计规则。

AMG是AIDA框架的最新组件，是技术无关的模块生成器。它可以创建简单和复杂的器件结构/布局样式，减少影响模拟电路性能的高阶非理想性和寄生干扰。同时，AMG能创建对称的器件结构，如共质心和交叉指状布局样式，有助于减少失配误差和热梯度影响。此外，它还为AIDA - C的布局感知优化器提供了更广泛和灵活的解决方案空间，从而产生更好的布局。

2. 背景

当前IC设计中，模拟电路设计比数字电路更复杂，缺乏有效的EDA工具是模拟模块设计周期长的主要原因之一。电路尺寸调整通常借助基于优化的技术实现自动化，一些技术在优化过程中使用电路模拟器评估解决方案性能，也有使用方程节省模拟时间的方法。

由于模拟电路对布局寄生效应高度敏感，电路尺寸调整和布局设计这两个任务往往会合