反激电源EMI-----在开关管并电容Cds-优快云博客

本文链接：https://blog.youkuaiyun.com/spread_some/article/details/148715475

在反激式电源中，在开关MOSFET的漏源极（D-S）之间并联电容（通常称为 Cds 或 Coss 附加电容）确实可以改善EMI，但这是一个需要谨慎权衡的设计手段。以下是详细分析和设计建议：

降低电压变化率（dv/dt）：
- MOSFET关断时，漏源极电压 Vds会急剧上升（存在寄生电感与电容谐振）。
- 并联电容增大了D-S总电容，降低电压上升斜率（dv/dt=Ipeak/Ctotal），从而：
  - 减少高频谐波能量：陡峭的电压边沿是辐射EMI（30MHz以上）和传导EMI（开关频率多次谐波）的主要源头。
  - 抑制电压振铃：减弱由变压器漏感、MOSFET结电容和布线电感形成的LC谐振振荡（通常位于10-100MHz范围）。
阻尼振荡效应：
- 与RC阻尼网络配合时（如串联小电阻），并联电容可吸收谐振能量，进一步抑制高频噪声。

增加开关损耗：
- 开通损耗剧增：MOSFET开通时，并联电容储存的能量 () 会通过MOSFET放电，产生电流尖峰并转化为热损耗。
- 影响效率：尤其在低电压/大电流应用中，损耗可能使效率下降1~5%。
可能恶化低频EMI：
- 电容放电电流尖峰可能增加 传导EMI低频段（<5MHz）的噪声。
潜在振荡风险：
- 若电容与PCB布线电感形成谐振回路，可能在某些频点放大噪声。

步骤1：初始选择100pF电容，用示波器观察 Vds 波形：
- 目标：将关断 电压尖峰 控制在安全裕度内（如<80% MOSFET耐压）。
- 目标：抑制 振铃振荡（幅度衰减至<20%初始值）。
步骤2：逐步增加容值（如200pF → 470pF → 1nF），直至EMI达标或损耗不可接受。
关键工具：
- 示波器：观察 Vds振铃和开通电流波形。
- 热成像仪：监测MOSFET温升变化。
- EMI测试仪：验证高频噪声改善效果。

并联RC阻尼网络：
在电容上串联一个 2~10Ω电阻（如 470pF + 5Ω），可减少开通电流尖峰，但会削弱高频EMI抑制效果。

MOSFET ────┬───── Drain
           │
          [R]
           │
          [C]
           │
Source ────┴───── GND

示例布局：

TOP Layer:   MOSFET_D ────────┐
                              ├───[Cap]─── MOSFET_S
Bottom Layer: GND Plane ──────┘

高功率场景（>100W）：优先优化：
- 变压器设计（降低漏感）
- RCD吸收回路（使用快恢复二极管 + 精准钳位）
- PCB布局（减小高频环路面积）
效率敏感应用：若并联电容导致温升>10°C，应探索替代方案（如改进驱动或软开关技术）。