6、新型9T SRAM 单元：高稳定性与低功耗的解决方案

新型9T SRAM 单元：高稳定性与低功耗的解决方案

1. 引言

SRAM 是嵌入式系统和微处理器的关键部分，作为缓存存储器来存储和处理数据。在嵌入式系统中，SRAM 占用超过 80% 的芯片面积和 30% 的功率。通常，大部分 SRAM 单元处于空闲状态，因此过度的泄漏电流是 SRAM 单元的一个关键问题。在 100nm 以下的技术节点，泄漏电流呈指数增长，并主导了整体功耗。

降低泄漏电流的一种常用方法是降低电源电压，它能线性降低泄漏功率，二次方降低动态功率。除了高功耗，传统 6T SRAM 单元还存在读取稳定性低的问题，且随着电源电压降低，单元稳定性会下降。此外，工艺参数变化的影响在缩小的技术节点上更为显著，导致 6T 单元的稳定性下降到不可接受的水平。因此，设计高稳定性、低功耗、工艺容忍性强的 SRAM 单元是内存设计领域的一个研究热点。

传统 6T 单元中，读取电流流经数据存储节点，位线噪声会影响存储节点的电压。而且，读写操作由同一个访问晶体管完成，因此读取静态噪声容限（RSNM）和写入静态噪声容限（WSNM）无法同时优化。为解决这个问题，文献中提出了各种读写解耦的 SRAM 单元。

以下是一些不同 SRAM 单元的特点对比：
| SRAM 单元类型 | 优点 | 缺点 |
| ---- | ---- | ---- |
| 传统 6T 单元 | - | 读取稳定性低，读写稳定性难以同时优化，存在半选问题 |
| Z. Liu 等提出的 9T 单元 | 读写操作解耦，数据稳定性提高 | 由于晶体管数量多，泄漏功率比 6T 单元高 |
| Islam 等提出的 10T 单元 | 读写操作与 9T 单元类似，由于串联