21、超低功耗亚阈值 SRAM 单元设计：提升读取静态噪声容限

超低功耗亚阈值 SRAM 单元设计：提升读取静态噪声容限

1. 引言

在集成电路设计中，技术缩放虽然显著提升了功能和复杂度，但也带来了漏电功率显著增加的问题，这成为当代片上系统（SoC）集成的主要挑战之一。同时，随着电池供电的便携式应用（如笔记本电脑、个人数字助理、智能手机等）的快速发展，对功耗敏感设计的需求大幅增长。

为设计集成电路系统，人们对中等性能和低功耗电路的设计给予了大量关注，常见方法包括电压缩放、降低开关活动、采用架构技术、调整器件尺寸和使用新器件结构等。其中，电压缩放是数字 VLSI 设计中降低功耗的有效技术，但存在静态噪声容限损失、工艺变化导致的电流波动以及单条位线连接单元数量受限等问题，且不适用于便携式电池供电设备。

许多研究人员建议让电路在亚阈值区域工作以将功耗降低至微瓦级别，可通过将电源电压设置接近器件的阈值电压（即近阈值状态）来实现。亚阈值逻辑的发展增加了对嵌入式存储器（主要是 SRAM）的需求。此前，研究人员已开发出多种降低 SRAM 待机电压的方法，但这些方法不适用于需要在特定时间段内存储数据的 SRAM，因此在亚阈值区域设计 SRAM 变得十分必要。

当前 SRAM 设计中最常用的是 6 晶体管（6T）单元，它由交叉耦合的反相器对和一对访问晶体管组成，允许进行差分读写操作。交叉耦合反相器的正反馈回路使该结构非常稳定，其稳定性通常用静态噪声容限（SNM）来衡量，一般计算为能放入蝴蝶曲线一个瓣内的最大正方形的边长。这种 SRAM 单元在强反型区域工作，电流与器件参数呈线性关系。

此外，还提出了不同类型的 SRAM 位单元以提高在给定电源电压下的存储器故障概率。例如，2004 年提出了亚阈值存储器；2007 年，Ki