基于MFC的USB上位机开发（4）环路模块

延伸阅读：

基于MFC的USB上位机开发（1）概述

基于MFC的USB上位机开发（2）速度测试模块

基于MFC的USB上位机开发（3）数据传输模块

基于MFC的USB上位机开发（4）环路模块

基于MFC的USB上位机开发（5）下环路模块

目录

1. 设计思路

2. MFC控件相关操作

2.1 下拉框控件

2.3 静态文本控件

3. 功能测试

4. 参考

---

        本模块用于FPGA环路代码的性能测试，环路测试时上位机负责数据的先发后收和对比，FPGA仅负责数据的搬运。模块提供了4种发送模式：Constant Byte、Random Byte、Incrementing Byte和Incrementing DWORD，依次对应固定数值、随机数值、单字节递增和4字节递增的512字节数据，上位机默认选择单字节递增传输模式。传输字节数必须为512、1024、1536和2048中的一个，传输非512整数倍的字节数时，环路测试会一直报错。环路传输过程中，成功和失败的次数会实时显示在上位机上。上位机上带有一个出错停止测试的复选框，用于环路测试出错时停止环路测试。重置按钮用于将环路成功和失败次数置0，当上位机处于环路测试时，会被重置按钮强制停止。

1. 设计思路

        环路测试的原理很简单，上位机先发送512字节数据，再接收512字节数据，最后将接