FPGA波形查看(Quartus II)ModelSim软件,查看测试的输入输出变量、内部变量的Wave(数值变化)

Modelsim观察波形--基础操作 在实际进行调试时候,经常需要查看被测模块内部的一些信号甚至被测模块中例化的多个子模块内部的信号,用来查找问题原因。此时,可以通过手动添加这些模块的信号到波形窗口中的方式来实现。 阅读详情
AI摘要

博客介绍了FPGA测试中使用ModelSim观察波形的方法。ModelSim默认只显示输入输出变量,可通过进入仿真界面、选择代码段查看变量、添加内部变量到波形窗口、设置仿真步长并运行仿真等步骤,观察自定义的内部变量波形,最后需重新加载以显示新信号状态。

FPGA测试中,仿真时经常要用到ModelSim来观察在给定条件下输入输出变量的状态波形

ModelSim  软件使用时,有时候默认只会出现输入变量、输出变量

但是ModelSim不仅可以观察Out  In  还可以观察认为定义的内部变量 Internal

加入内部变量,或添加没有显示,但是我们需要的信号的方法:

  1. 进入仿真界面:在ModelSim中完成所有配置后,进入仿真界面。此时,界面上一般会显示模块的输入输出变量,但可能不包括内部变量。
  1. 选择代码段并查看变量:在“sim”窗口中,选择包含要观察的内部变量的代码段。此时,“objects”窗口会显示该代码段中的所有变量,包括内部变量。

给个例图哈:

  1. 添加内部变量到波形窗口:在“objects”窗口中选择要观察的内部变量,右键点击它,然后选择“Add Wave”。这样,所选的内部变量就会添加到“Wave”窗口中。

在需要观察的信号上,右击会出现选项(如图) add wave即可

  1. 设置仿真步长并运行仿真:在“Wave”窗口下方的输入框中设置仿真步长,然后点击右侧的“run”按钮执行仿真。随着仿真的进行,“Wave”窗口中会显示所选内部变量的波形和值。

上一步完成后,波形界面就出现了我们需要的变量,但是!!!!!,此时,所有的波形图还是显示的加入新信号前的状态,我们需要重新加载(所有人都回来,重新跑hhhh)

给个小例子,方便大家看操作的地方;(这里我们有去设置仿真步长那些)

                                                                Restart    (重跑)

点击  OK即可:

                                                                Run-All  (开始hhhh) 

然后就可以看我们需要的波形喽 !! 

~.~       >.<

Quartus/Modelsim时序仿真 基于quartus 13.0 + Modelsim_Altera 的时序仿真设置例程 阅读详情

相关推荐

Quartus II与ModelSim安装配置实战:从版本选择到仿真跑通

FPGA开发中,逻辑仿真验证是保障设计正确性的关键环节。Quartus II作为Intel(原Altera)官方提供的综合与布线工具,负责将Verilog代码映射为硬件比特流;ModelSim则是业界通用的仿真器,用于验证逻辑行为。两者在FPGA工程实践中紧密配合,但安装配置却常让初学者止步于“波形红线”问题。本文从工具分工原理入手,梳理Quartus II 13.1与ModelSim-Altera的版本搭配、环境变量配置、License激活及联调设置等核心步骤,并重点解析仿真波形显示为X态(红线)的常见原

weixin_33924220的博客 442

Modelsim仿真过程查看中间变量

使用Modelsim进行仿真,一切都配置完成后,进入仿真界面,一般就会出现 模块的输入输出变量,但是没有一些中间变量,如何查看过程变量呢?在sim窗口选择不同的代码段,objects窗口会显示代码段中的所有变量,包括中间变量,选择要观察的中间变量,右击,选择“Add Wave”,之后Wave窗口就会有相应的中间变量了。

m0_38012497的博客 926

Quartus II波形仿真入门:VWF激励与ModelSim红线排查

数字电路验证依赖仿真,在FPGA开发中,波形仿真通过激励与响应比对,提前暴露逻辑错误和时序违例。VWF提供图形化激励,ModelSim作为仿真引擎执行,testbench和do脚本可脚本化。功能仿真快速验证逻辑,时序仿真结合SDF反标检查建立保持时间,减少调板成本。状态机、计数器、总线、PLL/RAM等场景适用。Quartus II从13.1起移除内置仿真器,新手常遇ModelSim波形红线,本质是X/Z不定态或高阻,多因复位缺失、顶层选错、多驱动、SDF反标失败等。围绕Quartus II波形仿真入门,梳

weixin_34205826的博客 442

FPGA|Signal Tap抓取波形

本篇内容包括两部分: 1、介绍一下Signal Tap如何抓取波形。 2、以刚做完的实验为例(*实现四个数码管以1HZ的频率进行跳变,从“0000”~“EEEE”一共16个状态的循环跳变*),观察SignalTap波形抓取结果,并分析一下实验中遇到的问题以及解决办法。实验代码和BDF原理图会在篇末给出。

qq_44250700的博客 1万+

Quartus II与ModelSim-Altera路径配置全解:解决仿真启动失败

在数字电路设计与FPGA开发中,仿真验证是确保设计功能正确的关键环节。其核心原理是通过软件模拟硬件行为,在物理实现前验证逻辑正确性,从而大幅降低开发风险与成本。ModelSim作为业界标准仿真工具,通过与Quartus II的NativeLink深度集成,可实现一键式仿真流程,显著提升验证效率。然而,路径配置错误常导致仿真链路中断,表现为“Can't launch ModelSim-Altera”等错误。本文针对这一高频问题,从EDA工具集成原理切入,详解Quartus II中ModelSim路径的配置方法

weixin_30781775的博客 364

FPGA设计实战:Quartus II工程创建、约束与调试全流程解析

在数字电路与嵌入式系统开发中,现场可编程门阵列(FPGA)因其硬件可重构性和并行处理能力,成为实现高速数据处理、协议转换和硬件加速的关键技术。其核心原理是通过硬件描述语言(Verilog/VHDL)定义逻辑功能,再经综合、布局布线等步骤生成可配置的硬件电路。这一流程的工程价值在于能快速原型验证、优化性能功耗比,并广泛应用于通信、图像处理、工业控制等领域。要高效完成FPGA设计,掌握主流开发工具如Quartus II的工程管理、时序约束和片上调试至关重要。例如,通过SignalTap II逻辑分析仪进行实时信

weixin_30553777的博客 391

Modelsim添加中间变量

参考链接:Modelsim查看中间变量 原文我自己感觉不怎么好理解,所以自己又总结了一下) 编译好编写的仿真文件后,点击需要仿真的文件开始仿真 点击后界面如图 看到Objects界面只有我们在仿真文件中定义的变量(也就是例化模块的输入输出变量),并没有我们例化的模块的中间变量 然后我们可以看到左侧sim窗口有我们例化的模块,点击该模块,就可以将模块内部的中间变量加入到仿真波形中 ...

xyx0610的博客 5646

FPGA开发中Quartus与Modelsim联合仿真配置与调试全攻略

在数字电路设计与FPGA开发中,仿真验证是确保逻辑功能正确性和时序性能达标的核心环节。其基本原理是通过软件模拟硬件电路的行为,在设计转化为实际硬件前发现潜在缺陷。这项技术的核心价值在于大幅降低开发风险与成本,提升设计可靠性,广泛应用于通信、嵌入式系统、芯片验证等领域。对于使用Intel FPGA平台的开发者,Quartus Prime作为官方综合布局布线工具,其内置仿真器在应对复杂设计、深度调试和自动化测试时存在局限。此时,引入专业仿真工具Modelsim进行联合仿真成为提升验证效率的关键实践。通过搭建自动

weixin_33736048的博客 451

Modelsim查看中间变量

安装完成之后,先在Modelsim中File——New——Library,默认会建立work库建立好work库后,File——New——Project,新建一个工程,导入写好的verilog文件和verilog test bench文件,并在Workspace空白处右键编译所有文件。当前在Workspace的Project标签下,选择Library标签,可以看到work目录,选择刚才建立的test

yanhc519的专栏 1万+

Quartus II与ModelSim联调实战:从安装到简单验证

本文详细介绍了Quartus II与ModelSim联调的完整流程,从软件下载安装到环境配置、工程创建、编译仿真及常见问题排查。通过实战案例演示如何搭建FPGA开发环境,解决联调过程中的版本兼容性、License设置等典型问题,帮助开发者快速掌握这两个工具的协同使用方法,提升数字电路设计效率。

weixin_28683689的博客 178

FPGA软核处理器开发全链路解析:从Nios II配置到ModelSim仿真调试

软核处理器是以硬件描述语言实现的CPU核心,可在FPGA逻辑资源中灵活配置,是构建片上可编程系统的关键技术。其核心原理是通过可综合的HDL代码描述处理器微架构,允许开发者根据应用需求定制指令集、外设和内存子系统,实现硬件加速与软件控制的协同。这一技术价值在于突破了固定架构硬核的限制,为嵌入式系统提供了极高的设计灵活性和针对性,特别适用于需要复杂控制流、多外设管理或实时操作系统的场景。在FPGA开发中,软核处理器常与IP核集成和仿真验证紧密结合,例如使用Platform Designer进行图形化系统搭建,并

weixin_30892889的博客 319

Quartus II与Modelsim联合仿真指南:版本搭配、安装配置与波形排查

FPGA开发中,综合与仿真验证是两个核心环节。Quartus II负责将HDL代码映射为硬件电路,ModelSim则用于在物理实现前对设计进行功能验证,两者协同构成标准的数字逻辑开发流程。工具链的版本匹配、安装路径规范性以及仿真库的加载机制,直接影响仿真能否顺利跑通。尤其对于使用Cyclone IV等芯片的入门开发者,合理的版本搭配能大幅降低环境配置成本。在实际工程中,通过Quartus调用ModelSim进行RTL仿真,并正确处理testbench激励与波形观察,是确保设计正确性的关键步骤。当仿真波形出现

weixin_34372728的博客 289

FPGA新手必看:Quartus II 13.1与ModelSim-Altera联合仿真全流程(附数码管案例)

本文详细介绍了FPGA开发中Quartus II 13.1与ModelSim-Altera联合仿真的全流程,特别针对数码管控制案例提供了从环境配置到仿真优化的完整指南。通过具体的Verilog代码示例和调试技巧,帮助FPGA新手快速掌握联合仿真技术,提升数字电路设计验证效率。

weixin_30919429的博客 408

FPGA软核处理器开发实战:从IP核集成到ModelSim仿真全流程

在嵌入式系统与数字电路设计中,处理器核心是实现复杂控制与计算任务的关键组件。其工作原理是通过执行存储在内存中的指令序列,协调外设与数据流,完成特定功能。传统ASIC硬核处理器性能优越但灵活性不足,而FPGA软核处理器技术则提供了在可编程逻辑上定制化实现CPU的解决方案,具有极高的设计自由度与可重构价值。这一技术广泛应用于片上系统原型验证、工业控制、通信接口桥接及计算机体系结构教学等场景。本文聚焦于Nios II软核处理器的开发实践,详细拆解了IP核获取、Platform Designer系统搭建、HAL软件

weixin_30458043的博客 707

用ModelSim-Altera玩转Quartus II仿真:以异步计数器为例,搞定波形查看与调试

本文详细介绍了如何使用ModelSim-Altera与Quartus II进行数字电路仿真,以异步计数器为例,涵盖从环境配置、Verilog模块设计到波形查看与调试的全流程。重点讲解了VWF波形文件创建、信号激励配置以及ModelSim的高级调试技巧,帮助FPGA工程师提升仿真验证效率。

weixin_42620913的博客 391

FPGA学习笔记(六)Modelsim单独仿真和Quartus联合仿真及signaltap使用

Modelsim中新建项目后,导入编写的Testbench文件和程序文件,点击compile all编译,没有错误后,点击start simulation 开始仿真。提示没有错误后,在Settings中将生成的仿真文件.vt添加到项目文件中。打开.vt文件后,一些红色箭头标注的不需要,然后在里面添加自己需要的内容。添加完成后开启仿真,quartus就会自动打开modelsim进行仿真。首先,需要在quartus中设置仿真的类型,可以在新建项目时设置。添加完成后设置编译的仿真文件。

贾saisai的博客 2695

Quartus-II与ModelSim联合仿真环境配置全攻略:从安装破解到仿真库编译

FPGA开发中,功能仿真是验证RTL设计正确性的关键环节,而Quartus-II与ModelSim的联合仿真环境常因版本兼容、License授权和仿真库编译等问题成为开发者的拦路虎。从工具链原理来看,Quartus-II 13.0sp1作为支持经典Cyclone系列器件的轻量级版本,配合通用ModelSim SE,需要完成安装破解、器件库编译和Nativelink关联等一系列配置。实际工程中,testbench的编写与波形调试也直接影响仿真效率。围绕License失效、仿真红线、库加载失败等高频问题,系统梳

weixin_34209851的博客 404

逆向拆解dy接口a_bogus 1.0.1.19版本核心算法(纯算版)第二部分

本文深入解析了dy接口a_bogus 1.0.1.19版本的核心算法,重点介绍了逆向分析的基础方法论、魔改Base64编码识别与还原、随机数生成与位运算解析等关键技术。通过详细的代码示例和实用技巧,帮助开发者掌握逆向工程中的关键步骤,特别是针对a_bogus参数的生成逻辑和混淆处理。

weixin_29288313的博客 407

Quartus II 18.1与ModelSim SE-64 10.1联合仿真避坑指南:从环境配置到波形分析

本文详细介绍了Quartus II 18.1与ModelSim SE-64 10.1联合仿真的完整流程,从环境配置、TestBench编写到波形分析与调试。通过实战案例和常见问题解决方案,帮助开发者避免典型错误,提升FPGA设计验证效率。重点讲解了路径配置、TestBench架构设计以及波形调试技巧,适用于需要高效仿真工作流的工程师。

rgv23456789的博客 236

契约锁代码审计分析

但是正常来讲,定义了这么多的路由,肯定会有一个通用的判断逻辑,来判断请求的url是否和这些路由匹配。POC中有一点值得注意,Spring新一些的版本中支持以表单的形式来为参数赋值,且无需用注解。但是需要注意4.2.8的代码逻辑和新版本中的不同,此漏洞可能存在于版本大于4.2.8的版本中。方法用于解析LICENSE,先进行AES解密,再从字符串转换成json格式的License。loadPath实际判断传入的path是否和下面的path相等,如果不相等返回null。,如果包含这三个中的一个就会抛出异常。

好记性不如烂笔头 5716

c语言:读取文件中的指定内容

项目中要求从wifi的状态文件中提取出rssi字段的值,还有一个前提条件:必须与hwaddr(手机的MAC地址)一一对应。 wifi状态文件sta_info如下: # cat /proc/wlan0-vap0/sta_info -- STA info table -- (active: 1) 1: stat_info... state: 405 AuthAlgrthm: 0

u013485792的专栏 1万+
上一篇: Keil软件报错:Flash Download failed - Could not load file
下一篇: Modelsim波形仿真错误:Port ‘ data 2 ‘ not found in the connected module (6th connection).
!今天学习了吗
博客等级 码龄4年 208粉丝 69原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值