【PCIe 总线及设备入门学习专栏 5.2 -- PCIe 的参考时钟 Refclk】

PCIe Refclk

在 PCIe 系统中,为发送器和接收器器件提供了参考时钟,称为 REFCLK。对于所有 PCIe 版本,REFCLK 都是
100MHz HCSL 时钟
,下表 展示了通用时钟架构按版本列出的最大频率稳定性要求。
在这里插入图片描述

Refclk 时钟架构

PCIe 主要有 3 种时钟架构(如下图),分别为:

  • Common Clock Architecture (CC);
  • Separate Clock Architecture ;
  • Data Clock Architecture。

在这里插入图片描述

Common Cl

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值