DDR5系统Fly-by走线拓扑SI性能评估

一、引言

在像DDR这样的并行总线接口中，有两种众所周知的路由拓扑，即T拓扑和Fly-by拓扑。传统的低速DDR系统使用T型分支拓扑将信号分配给多个接收器，在这种系统中，信号通过T型分支同时传播到系统中的所有接收器。在这样的系统中，传播延迟会给系统引入时序偏移，从而限制总线的工作频率，并影响高速存储系统的性能。此外，这些拓扑的性能还受到容性负载的限制。上述的传播时间偏移问题和容性负载问题都可以通过Fly-by架构来解决。