在高速信道设计中,保持信号传播路径上的阻抗恒定是实现良好信号完整性的关键。然而,高速接口常常面临各种组件的困扰,这些组件可能显著扰乱信号走线的阻抗。这些因素包括芯片焊盘、静电放电(ESD)保护装置以及连接器,它们通常表现为信道上的电容负载。而这些容性负载可以通过一个小电感来进行消除,产生小电感的方法可以是在信号的走线路径上走一段细的传输线,增加电感,从而来减小或消除这些负载小电容的影响,如下图所示的方法。
在高速信道设计中,保持信号传播路径上的阻抗恒定是实现良好信号完整性的关键。然而,高速接口常常面临各种组件的困扰,这些组件可能显著扰乱信号走线的阻抗。这些因素包括芯片焊盘、静电放电(ESD)保护装置以及连接器,它们通常表现为信道上的电容负载。而这些容性负载可以通过一个小电感来进行消除,产生小电感的方法可以是在信号的走线路径上走一段细的传输线,增加电感,从而来减小或消除这些负载小电容的影响,如下图所示的方法。