以太网
文章平均质量分 87
美好的事情总会发生
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Ethernet(以太网)详解
以太网(Ethernet)是一种基于IEEE 802.3标准的局域网(LAN)技术,用于设备间通过有线或光纤介质进行数据通信。标准化:遵循IEEE 802.3系列协议,支持多种速率(10Mbps~400Gbps)。灵活性:支持双绞线(铜缆)、光纤、同轴电缆等多种传输介质。可扩展性:通过交换机实现大规模网络拓扑(星型、树型、环形等)。高可靠性:支持冲突检测(CSMA/CD)、错误校验(CRC)及冗余协议(如STP)。1. 物理接口类型接口类型传输介质典型速率应用场景RJ45(8P8C)原创 2025-03-27 22:15:44 · 6574 阅读 · 0 评论 -
XAUI 详解
XAUI是10GbE时代的关键接口技术,通过高效的串行化设计和差分信号解决了高速互连的复杂性。尽管逐步被更高速度的标准取代,其设计理念(如SerDes、差分对优化)仍是高速硬件设计的基石。(10 Gigabit Media Independent Interface)的扩展版本,旨在解决XGMII接口引脚数量过多、传输距离短的问题。技术,将XGMII的74根并行信号线简化为4对差分线(每方向),显著减少硬件复杂度。和电缆连接(如SFP+),突破XGMII的短距离限制(通常<7cm)。原创 2025-02-28 22:09:10 · 1357 阅读 · 0 评论 -
XGMII(10 Gigabit Media Independent Interface)详解
均传输数据,32位总线在156.25MHz下实现10Gbps速率(32位 × 2边沿 × 156.25MHz = 10Gbps)。XGMII将32位数据分为4个时钟域(Lane 0-3),每个域对应独立的控制信号(TXC[3:0]/RXC[3:0])。:通过32位数据总线实现10Gbps速率(156.25MHz时钟 × 32位 × 双沿采样)。在MAC和PHY芯片的电源引脚附近布置0.1μF(高频)和10μF(低频)电容,抑制电源噪声。:XGMII扩展支持25G/40G(如XGMII-Extended)。原创 2025-02-27 20:56:27 · 3562 阅读 · 0 评论 -
SGMII(Serial Gigabit Media Independent Interface)详解
采用差分串行信号,将数据线从GMII的8位减少到1对(发送) + 1对(接收),显著节省PCB面积。在PHY芯片电源引脚附近布置0.1μF(高频)和10μF(低频)电容,滤除噪声。使用低抖动晶振(如±50ppm)提供125MHz参考时钟(若PHY需外部时钟)。:通过嵌入时钟与数据编码技术,支持1Gbps速率(信号速率1.25Gbps)。:SGMII扩展支持2.5G/5G/10G(如SGMII+、USGMII)。:适合背板或光模块应用,传输距离可达数米(铜缆)或千米(光纤)。原创 2025-02-26 19:30:49 · 4237 阅读 · 0 评论 -
RGMII(Reduced Gigabit Media Independent Interface)详解
(精简版千兆介质无关接口)是一种用于千兆以太网(1Gbps)的高效接口标准,旨在减少传统GMII接口的引脚数量,同时保持相同的传输速率。均传输数据,4位总线在125MHz下实现1Gbps速率(4位×2边沿×125MHz = 1Gbps)。:通过双倍数据速率(DDR)技术,将数据总线从GMII的8位压缩至4位,降低硬件设计复杂度。需确保数据与时钟的严格对齐,通常通过PHY内部的延迟电路(如DLL)或PCB布局补偿。:新型PHY芯片支持RGMII与SGMII切换(如1G/2.5G/5G自适应)。原创 2025-02-25 21:30:12 · 3120 阅读 · 0 评论 -
RMII(Reduced Media Independent Interface)详解
(精简介质无关接口)是MII(介质无关接口)的简化版本,旨在减少硬件引脚数量并优化设计复杂度,同时支持10Mbps和100Mbps以太网通信。:新型PHY芯片支持RMII与RGMII切换(如10/100/1000Mbps自适应)。:2位,每个时钟周期传输2比特(100Mbps时,2位×50MHz=100Mbps)。:PLC(可编程逻辑控制器)连接工业以太网(如PROFINET RT)。:支持EEE(能效以太网),空闲时进入睡眠模式(功耗<10mW)。:固定50MHz,支持10Mbps和100Mbps速率。原创 2025-02-23 20:11:58 · 3402 阅读 · 0 评论 -
以太网MII(介质无关接口)详解
允许不同厂商的MAC控制器与PHY芯片互操作,同时支持多种物理介质(双绞线、光纤等)和传输速率(10M/100M/1G/10G等)。(Management Data Input/Output)总线配置PHY寄存器(如速率、双工模式)。用于微控制器(如STM32F407)连接PHY芯片(如DP83848),实现低成本以太网通信。:MAC将数据帧通过MII发送至PHY,由PHY转换为物理信号(如差分电压或光脉冲)。用于光模块(SFP+)与交换芯片(如Marvell 98DX3255)互联。原创 2025-02-22 18:23:55 · 1565 阅读 · 0 评论 -
以太网的PHY(物理层)详解
(Physical Layer,物理层)是以太网协议栈中的最底层(OSI模型第1层),负责在物理介质(如电缆、光纤)上传输和接收原始比特流。:同一PHY芯片可兼容10M/100M/1G/10G等多种速率(如Marvell 88E1512)。支持PoE(以太网供电,IEEE 802.3af/at/bt),通过电缆传输电力(最高90W)。驱动激光器(发送端)或光电二极管(接收端),支持单模/多模光纤传输(如1000BASE-LX)。:支持DAC(直连电缆)的高速PHY(如10G SFP+ DAC)。原创 2025-02-21 21:53:45 · 4121 阅读 · 0 评论 -
以太网的MAC(介质访问控制)详解
前导码(7B) | SFD(1B) | 目的MAC(6B) | 源MAC(6B) | 类型(2B) | 数据(46-1500B) | FCS(4B) |:MAC(Media Access Control)是OSI模型中数据链路层(第2层)的子层,负责控制网络设备对物理传输介质(如电缆、光纤)的访问。:PC A(MAC: AA)向PC B(MAC: BB)发送数据,交换机查找BB对应的端口并转发。:交换机通过MAC地址表(CAM表)记录端口与MAC地址的映射,实现精确转发。原创 2025-02-20 23:22:52 · 2175 阅读 · 0 评论
分享