3.3.5 DMA写时发生Cache命中的优化

最新推荐文章于 2024-04-25 16:59:58 发布
原创 最新推荐文章于 2024-04-25 16:59:58 发布 · 418 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文探讨了高性能处理器如何优化DMA写操作，重点介绍了Freescale的I/O Stashing和Intel的IOAT技术。这两种技术允许设备直接写入Cache，提高内存写效率，同时面临多级Cache和一致性协议的挑战。尽管具体实现细节未公开，但它们在复杂设计中提升了系统效率。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在许多高性能处理器中，还提出了一些新的概念，以加速外设到存储器的DMA写过程。如Freescale的I/O Stashing和Intel的IOAT技术。

如图3‑8所示，当设备进行存储器写时，如果可以对Cache直接进行写操作时，即便这个存储器写命中了一个状态为M的Cache行，可以不将该Cache行的数据回写到存储器中，而是直接将数据写入Cache，之后该Cache行的状态依然为M。采用这种方法可以有效提高设备对存储器进行写操作的效率。采用直接向Cache行写的方法，PCI设备对存储器写命中一个状态为M的Cache行时，将执行以下操作。

(1)      HOST主桥将对存储器的写请求发送到FSB总线上。

(2)     

最低0.47元/天 解锁文章

200万优质内容无限畅学
ARM架构中的Cache stashing介绍
baron-周贺贺-代码改变世界ctw
08-01 403
DataPull机制是一种通过Snoop响应隐式发出读取请求的方法，因此无需单独的读取请求来获取被存储的缓存线。缓存存储请求是一种建议，而不是强制性操作，建议将特定的缓存线安装在系统中的特定缓存中。如果未在请求中指定存储目标，则请求中指定的目标将成为存储目标。CHI支持两种主要形式的缓存存储：包含写数据的存储事务和无数据的存储事务。RN-I发送存储请求，将RN-F作为存储目标，HN-F和RN-F都接受存储提示。CHI定义了四种不同的存储Snoop请求，每种请求对应于初始的缓存存储事务。
Cache Stashing
简单同学
08-21 1668
Cache stashing is theability of an external agent to request that a line is brought in (or stashed) to a cache in the cluster. Cache stashing can be performed over the ACP interface, or the CHI master interface. Stash requests can target the L3 cache, or
DMA和Cache一致性问题
07-20
DMA和Cache一致性问题: CPU缓存（Cache Memory）是位于CPU与内存之间的临时存储器,比内存小的多但速度快。 因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。
3.3.5 DMA写时发生Cache命中的优化 分类： 浅谈PCI ...
weixin_30727835的博客
07-22 193
在许多高性能处理器中，还提出了一些新的概念，以加速外设到存储器的DMA写过程。如Freescale的I/O Stashing和Intel的IOAT技术。 如图3?8所示，当设备进行存储器写时，如果可以对Cache直接进行写操作时，即便这个存储器写命中了一个状态为M的Cache行，可以不将该Cache行的数据回写到存储器中，而是直接将数据写入Cache，之后该Cache行的状...
PCI DMA的Cache一致性
chen_xing_hai的博客
08-02 1114
PCI DMA的Cache一致性
CHI的Cache Stashing和DVM操作
W1Z1Q的专栏
02-15 1万+
介绍CHI协议中的Cache Stashing操作和DVM操作
3.3.4 PCI设备进行DMA写时发生Cach…
sailing_w的专栏
02-12 387
如果PCI设备访问的地址在某个CPU的Cache行中命中时，可能会出现三种情况。 第一种情况是命中的Cache行其状态为E，即Cache行中的数据与存储器中的数据一致；而第二种情况是命中的Cache行其状态为S。其中E位为1表示该数据在SMP处理器系统中，有且仅有一个CPU的Cache中具有数据副本；而S位为1表示在SMP处理器系统中，该数据至少在两个以上CPU的Cache中具有数据副本。 当
Mem.Reduct.3.3.5 电脑内存清理软件，一键清理满载的内存，恢复流畅，德芙顺滑
06-19
Mem.Reduct.3.3.5 电脑内存清理软件，一键清理满载的内存，恢复流畅，德芙顺滑Mem.Reduct.3.3.5 电脑内存清理软件，一键清理满载的内存，恢复流畅，德芙顺滑Mem.Reduct.3.3.5 电脑内存清理软件，一键清理满载的内存...
bootstrap 3.3.5
08-09
在具体使用Bootstrap 3.3.5时，开发者通常会按照以下步骤操作： 1. **引入依赖**：在HTML文件中链接Bootstrap的CSS和JavaScript文件，以及jQuery库（因为Bootstrap的某些功能依赖jQuery）。 2. **构建布局**：利用...
etcd v3.3.5
10-12
etcd 是一个高可用的 Key/Value 存储系统，主要用于分享配置和服务发现。etcd 的灵感来自于 ZooKeeper 和 Doozer，侧重于： 简单：支持 curl 方式的用户 API (HTTP+JSON) 安全：可选 SSL 客户端证书
ARM SoC 网络
H4cker的博客
05-15 678
这一篇谈下网络处理器。 曾几何时，网络处理器是高性能的代名词。为数众多的核心，强大的转发能力，定制的总线拓扑，专用的的指令和微结构，许多优秀设计思想沿用至今。Tilera，Freescale，Netlogic，Cavium，Marvell各显神通。但是到了2018年，这些公司却大多被收购，新闻上也不见了他们的身影，倒是交换芯片时不时冒出一些新秀。 随着移动互联网的兴起，网络设备总量实际上是在增加的。那为什么网络芯片反而没声音了呢？究其原因有几点： 第一， 电信行业利润率持续减少。10年之前，Frees
CHI 协议介绍
最新发布
分享记录一下工作中遇到的相关知识
04-25 4280
一致性总线接口（CHI）是AXI一致性扩展（ACE）协议的演进。它是Arm的AMBA总线的一部分。AMBA是一种免费可用、全球采用的开放标准，用于SoC中功能模块的连接和管理。它有助于一次性正确开发具有大量控制器和外设的多处理器设计。CHI适用于需要一致性的各种应用，包括移动、网络、汽车和数据中心。AMBA CHI旨在维护组件数量和流量不断增长的系统中的性能。CHI旨在实现可扩展性，用于构建小型、中型或大型系统。
DDIO技术对PCI总线网络性能的影响
存储随笔
10-22 915
为了发送一个数据报文到网络上去，首先是运行在CPU上的软件分配了一段内存，然后把这段内存读取到CPU内部，更新数据，并且填充相应的报文描述符（网卡会通过读取描述符了解报文的相应信息），然后写回到内存中，通知网卡，最终网卡把数据读回到内部，并且发送到网络上去。DDIO是x86 CPU架构的特性，在ARM中也有类似的特性，叫做Cache Stashing，这个功能也是允许外部设备(例如GPU、AI加速器、网卡等)对L3 cache或者指定的L2 cache完成数据读写，实现数据的加速器。
二、CHI 协议上
热门推荐
凡物加倍磨治，皆能变化气质
07-30 2万+
ARM学习书籍或者思路总结，以XMIND 为形式，构建思维大厦，蛰伏与积累，下面补充对XMIND的描述
Tcache Stashing Unlink Attack 原理详解
qq_41252520的博客
08-06 2139
calloc\textcolor{cornflowerblue}{calloc}calloc函数是直接调用_int_malloc\textcolor{cornflowerblue}{\_int\_malloc}_int_malloc函数分配内存的，并且会清空内存 所以calloc\textcolor{cornflowerblue}{calloc}calloc可以越过 tcache取空闲内存。而malloc\textcolor{cornflowerblue}{malloc}malloc函数先是判断是否启用了
3.3.1 Cache一致性的基本概念 分类： 浅谈PCI ...
weixin_30349597的博客
07-22 1181
PCI设备对可Cache的存储器空间进行DMA读写的操作的过程较为复杂，有关Cache一致性的话题可以独立成书。而不同的处理器系统使用的Cache Memory的层次结构和访问机制有较大的差异，这部分内容也是现代处理器系统设计的重中之重。 本节仅介绍在Cache Memory系统中与PCI设备进行DMA操作相关的，一些最为基础的概念。在多数处理器系统中，使用了以下概念描述Cac...
3.3.3 PCI设备对可Cache的存储器空间进行DMA读写 分类： ...
weixin_30409849的博客
07-22 119
PCI设备向“可Cache的存储器空间”进行读操作的过程相对简单。对于x86处理器或者PowerPC处理器，如果访问的数据在Cache中命中，CPU会通知FSB总线，PCI设备所访问的数据在Cache中。 首先HOST主桥发起存储器读总线事务，并在Request Phase中，提供地址。Snoop Agent在Snoop Phase进行总线监听，并通过HIT#和HITM#信号将...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值