本文详细讨论了PCI设备进行DMA写时遇到的Cache一致性问题。当PCI设备写入的地址命中CPU Cache行，根据Cache行状态（E、S、M）有不同的处理方式。对于状态为M的Cache行，由于其数据是最新的，处理较为复杂，通常涉及重试、缓冲区合并或直接写入存储器等策略，以避免丢失有效数据。PCI设备在写完整Cache行时，可直接写入存储器并使无效状态为M的Cache行。
如果PCI设备访问的地址在某个CPU的Cache行中命中时，可能会出现三种情况。
第一种情况是命中的Cache行其状态为E，即Cache行中的数据与存储器中的数据一致；而第二种情况是命中的Cache行其状态为S。其中E位为1表示该数据在SMP处理器系统中，有且仅有一个CPU的Cache中具有数据副本；而S位为1表示在SMP处理器系统中，该数据至少在两个以上CPU的Cache中具有数据副本。
当Cache行状态为E时，这种情况比较容易处理。因为PCI设备(通过HOST主桥)写入存储器的信息比Cache行中的数据新，而且PCI设备在进行DMA写操作之前，存储器与Cache中数据一致，此时CPU仅需要在Snoop Phase使无效(Invalidate)这个Cache行，然后FSB总线事务将数据写入存储器即可。当然如果FSB总线事务可以将数据直接写入Cache，并将Cache行的状态更改为M，也可提高DMA写的效率，这种方式的实现难度较大，第3.3.5节将介绍这种优化方式。
Cache行状态为S时的处理情况与状态为E时的处理情况大同小异，PCI设备在进行写操作时也将数据直接写入主存储器，并使无效状态为S的Cache行。
第三种情况是命中的Cache行其状态为M(Modified)，即Cache
最低0.47元/天 解锁文章
扫一扫
1317
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
