本文详细介绍了PCI设备在x86和PowerPC处理器系统中对可Cache存储器进行读写操作的过程。当PCI设备读取数据时，如果数据在Cache中命中，CPU会通知总线；写操作则更为复杂，需要处理Cache一致性，特别是SMP系统中的多个CPU。文章以具体的处理器系统为例，解释了PCI设备的DMA写操作如何影响Cache状态。
PCI设备向“可Cache的存储器空间”进行读操作的过程相对简单。对于x86处理器或者PowerPC处理器，如果访问的数据在Cache中命中，CPU会通知FSB总线，PCI设备所访问的数据在Cache中。
首先HOST主桥发起存储器读总线事务，并在Request Phase中，提供地址。Snoop Agent在Snoop Phase进行总线监听，并通过HIT#和HITM#信号将监听结果通知给Response Agent。如果Cache行的状态为E时，Response Agent将提供数据，而CPU不必改变Cache行状态。如果Snoop Agent可以直接将数据提供给HOST主桥，无疑数据访问的延时更短，但是采用这种方法无疑会极大的提高Cache Memory系统的设计难度，因此采用这种数据传送方式的处理器[1]并不多。
如果Cache行的状态为M时，Response Agent在Response Phase阶段，要求Snoop Agents将Cache
最低0.47元/天 解锁文章
扫一扫
6348
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
