Zynq UltraScale+ 系列---PL中断教程

免责声明：

本文所提供的信息和内容仅供参考。作者对本文内容的准确性、完整性、及时性或适用性不作任何明示或暗示的保证。在任何情况下，作者不对因使用本文内容而导致的任何直接或间接损失承担责任，包括但不限于数据丢失、业务中断或其他经济损失。

读者在使用本文信息时，应自行验证其准确性和适用性，并对其使用结果负责。本文内容不构成专业技术咨询或建议，具体的技术实现和应用应根据实际情况和需要进行详细分析和验证。

本文所涉及的任何商标、版权或其他知识产权均属于其各自的所有者。若本文中引用了第三方的资料或信息，引用仅为学术交流目的，不构成对第三方内容的认可或保证。

若有任何疑问或需进一步信息，请联系本文作者或相关专业人士。

目录

前言

一、系统架构

二、PL 中断资源简介

三、搭建 SOC 系统工程

四、编译并导出平台文件

五、搭建 Vitis-sdk 工程

六、案例程序

七、实验结果

 

总结

---

---

前言

PL 到 PS 的中断是 ARM 和 FPGA 交互比较重要的一项。PS 的中断控制器及时响应 PL 的中断，以通知 CPU 及时处理。本文通过VIO虚拟输入，模拟中断的信号，PS响应中断并处理执行函数通过UART打印显示。

---

一、系统架构

DDR + ZYNQ + UART + VIO

二、PL 中断资源简介

共有 16 个 PL 到 PS 中断通过GIC接入到 CPU.

PL-PS 的中断资源分 2 组，第 1 组的中断号为 121-128；第 2 组的中断号为 136-143

注：如果是ZYNQ-7系列，请查阅相应的手册。