quartus第一周作业

本文详细介绍了如何在FPGA平台上通过QuartusII创建和仿真D触发器,包括原理图绘制、编译、波形设置及功能、时序仿真的步骤。同时展示了调用D触发器模块进行仿真,并使用Verilog语言编写D触发器的代码,完成时序仿真。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、创建D触发器原理图并仿真

1.创建工程

File->New Project Wizard:
在这里插入图片描述
点击Next
在这里插入图片描述
设置工程的存储位置和项目名称
在这里插入图片描述
弹出对话框,选择Yes:
在这里插入图片描述
直接点击next:
在这里插入图片描述
选择目标芯片:cycloneIVE系列的EP4CE11529C7
在这里插入图片描述
EDA Tool Setting设置
在这里插入图片描述
检查项目信息,点击finish
在这里插入图片描述
此时界面上会出现顶层文件名和项目名

2.新建原理图文件

打开QuartusII,选菜单“File”一“New”,在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/schematic File"按"OK"后将打开原理图编辑窗。
在这里插入图片描述
点击按纽“ Symb

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值