阳排-优快云博客

原创 Primetime静态时序分析STA使用笔记

图形化界面：命令行启动：1.3 读入设计1.4 设计约束、负载和时序约束与DC综合时进行的时钟约束相同。set_disable_timingreport_disable_timingset_input_transitionreport_case_analysisreport_timingreport_constraintreport_bottleneck通常，对设计进行如下4种类型的分析:(1)从原始输入到设计中所有触发器;(2)从触发器到触发器;(3)从触发器到设计的原始输出;(4)从设计

2025-01-16 22:18:16 645

原创 DFT可测性设置与Tetramax测试笔记

1、扫描链（SCAN）：扫描路径法是一种针对时序电路芯片的DFT方案.其基本原理是时序电路可以模型化为一个组合电路网络和带触发器(Flip-Flop，简称FF)的时序电路网络的反馈。Scan 包括两个步骤，scan replacement和scan stitching，目的是把一个不容易测试的时序电路变成容易测试的组合电路。

2025-01-15 22:10:22 685

原创 Formality形式化验证笔记

在DC综合，PrimeTime静态时序分析之后，需要进行形式化验证，通过对比原始设计的*.v和DC综合后的门级网表*_netlist.v，输出对比结果。

2025-01-14 15:49:23 606

原创 Linux CentOS 7系统如何修改panel 重新打开最小化的界面/软件/程序

CentOS 7系统下，部分用户可能一开始打开界面没有类似Windows的下方菜单栏，只有一个浮动的panel。一旦打开软件，然后点击最小化后，找不到重新打开的方法。如果要想window一样固定在最底部，可以再次右键panel，点击Panel Preference。右键panel，点击Add New Items…在如下界面按照自己的喜好调整就行。

2025-01-06 21:40:40 303

原创 Cadence Virtuoso中ADE XL的蒙特卡洛(monte carlo)仿真出现“run stopped because no statistical data generated”问题解决

6、在自动弹出的ADE XL Test Editor中添加分析（Analyses）和输出（Outputs），操作与基本的ADE L仿真一样。但需要注意的是，此时需要对仿真的模型库进行修改。部分仿真库原来可能存在问题，因此尝试跳过此步骤，如果无法仿真，则再回来修改，取消勾选原来的Nominal，添加自己的Corners。取消勾选Nominal，点击上方的新建工艺角，选择模型库文件，选择section为带“mc”的工艺角。先构造自己的电路，然后采用基本的ADE L进行仿真，不存在仿真问题后即可进入下面的步骤。

2025-01-05 23:07:48 1270 1

原创 NoteExpress导入知网论文无法智能更新题录的处理方法

知网论文下载下来一般为“标题_作者.caj”，只要在导入文件时对字段默认值进行设置就行了。其他地方下载的论文也是一样，根据文件名称设置字段默认值。

2024-11-24 23:13:10 685

原创一加ACE 3 Pro手机无法连接电脑传输文件问题

先说结论：OnePlus手机无法连接电脑传输数据的原因，大概率是一加数据线的问题。尝试其他手机品牌的数据线（比如华为），再次尝试。

2024-11-24 13:34:38 3102

原创 ZYNQ-7020嵌入式系统学习笔记（1）——使用ARM核配置UART发送Helloworld

本工程实现调用ZYNQ-7000的内部ARM处理器，通过UART给电脑发送字符串。硬件：正点原子领航者-7020开发平台：Vivado 2018、 SDK。

2024-11-17 20:36:52 2096

原创 Cadence Virtuoso ADE L/XL仿真设置

本文章基于Red Hat系统，Cadence IC617，对反相器进行仿真。

2024-10-28 22:16:40 2550

原创 Virtuoso使用layout绘制版图、使用Calibre验证DRC/LVS/PEX、ADE后仿真

Cadence Virtuoso版图绘制，Calibre使用（DRC/LVS/PEX），ADE前/后仿真

2024-10-28 21:36:45 7837

原创 Virtuoso Layout无法显示元件，出现pcellEvalFailed错误问题解析

Layout视图下pcellEvalFailed问题

2024-10-22 10:08:35 1314

原创 Cadence Virtuoso添加工艺库、转换工艺库格式、修改不同层颜色

显示灰色，原因是一般工艺库都是CDB格式，617版本软件已经不支持了，只支持OA格式。好在Virtuoso自带了格式转换工具，能够将CDB格式转换为OA格式。15、重新在桌面打开Virtuoso，在Library Manager内就可以看到。6、在/home//Desktop/的目录下新建一个文件夹。文件夹，这个就是OA格式的，将文件夹复制到原来CDB格式的路径下替换。3、在弹出的Virtuoso软件界面点击。#注意：后面的路径就是步骤5的路径。操作软件：Virtuoso。

2024-09-03 22:31:52 8840 4

原创华大九天EDA中构建自己的元器件并进行仿真

Symbol View点击Tools，定义三极管设备类型、仿真代码和端口。Device Type选择X(subckt)，Definition Type选择HSPICE，并在下方X?后添加端口名和模型名。问号?代表instance Name，在Schematic View中放置元器件后能够看到。这里的model与2.3为相同的参数，值为2N2222。

2024-07-24 09:28:29 1436 2

原创 Cadence OrCAD Capture原理图搭建及仿真方法

略。

2024-07-19 22:46:53 7696

原创 SpinalHDL学习笔记（1）——Scala和sbt安装

本文主要讲解Linux平台（Ubuntu）中Scala的安装，由于sbt资源下载速度较慢，建议使用科学上网方法，如果没有也可以尝试一下方法。Spinal是一个Scala库（使用Java VM的编程语言），因此需要设置Scala环境；有很多方法可以做到这一点。此外，它还生成 VHDL、Verilog 或 SystemVerilog，可供许多不同的工具使用。本节介绍支持的 SpinalHDL 描述到仿真流程的安装方法，但可能还有其他方法。

2024-07-15 21:37:26 1791

原创 Linux上将图片、word转换为PDF和PDF合并

在Linux系统中，将图片转换为PDF文件的常见方法是使用ImageMagick这个工具。1、下载ImageMagick：2、修改权限：如果转换时遇到安全策略错误，需要编辑ImageMagick的配置文件，将相关的权限设置从"none"改为"read|write"。3、转换：使用ImageMagick的convert命令将图片转换为PDF。

2024-07-07 15:53:44 744

原创 Chisel学习笔记（1）——Chisel安装与Verilog代码仿真

参考链接：使用Chisel语言编写硬件描述语言，相比于使用Verilog会更加地灵敏快捷，Coding效率更高，但似乎debug会出现一些小问题。但新工具还是要尝试一下才知道好不好用。

2024-07-02 15:43:24 1465

原创 Ubuntu虚拟机更换清华源

2、根据链接内修改Ubuntu版本，

2024-07-02 09:33:01 1916

原创 FPGA学习笔记（7）——Vivado Simulator仿真软件的使用

Simulator仿真虽然不需要使用硬件资源，但是需要编写激励文件，也就是testbench代码。仿真是设计输入后的第一个步骤，也是实现后的最后一个步骤，可以分为功能仿真（RTL仿真）和时序仿真。

2024-06-27 23:26:04 3336

原创 FPGA学习笔记（6）——硬件调试与网表添加探针

观察网表内cnt计数器的缓冲器不完整，这是由于vivado会对代码进行优化，导致部分缓冲器被取消，如果需要使用debug观察完整的变量，需要在代码内修改语句，添加。4、由于刚才的修改，cnt已经被自动加入到debug的列表中，再次添加led_OBUF和sys_rst_n_IBUF两个变量。10、调试完成后，可以直接删除.xdc文件内下方的debug_core相关的代码。对信号进行分析，除了使用内置的ILA IP核，还可以在网表中添加探针。列表，选择需要的信号的buffer缓冲器标记为Debug信号。

2024-06-26 00:48:33 811

原创 FPGA学习笔记（5）——硬件调试与使用内置的集成逻辑分析仪（ILA）IP核

如果要对信号进行分析，可以使用外置的逻辑分析仪，但成本较高，对初学者来说没有必要，可以使用Xilinx Vivado内自带的逻辑分析仪IP核对信号进行分析，不过需要占用一定的芯片资源。本节采用上一节配置的LED灯闪烁代码，对其中的信号进行捕获分析。

2024-06-25 22:27:58 2308

原创 FPGA学习笔记（4）——Vivado工程创建LED闪烁

本文将从头新建一个Vivado 2018.2工程，使用正点原子的ZYNQ-7020实现LED闪烁的最基本功能。

2024-05-17 21:20:33 1321

原创 FPGA学习笔记（3）——正点原子ZYNQ7000简介

PL（可编程逻辑）就是FPGA，FPGA基本结构：1、可编程I/O单元：FPGA上的每一个通用输入输出功能（IOB）都有一个焊盘，与芯片外部连接用作信号的输入输出。2、基本可编程逻辑单元：FPGA基于SRAM工艺，基本可编程逻辑单元几乎都是由查找表（LUT）和寄存器（Register）组成。Xilinx 7系列的FPGA为6输入查找表。Xilinx 7系列的FPGA中的可编程逻辑单元称为CLB（可配置逻辑块），每个CLB中包含两个逻辑片（Slice）。

2024-05-07 21:17:51 4536

原创 FPGA学习笔记（1）——Vivado和HLS

支持C/C++/System C(也可以使用matlab输出.c/.h)

2024-05-05 14:08:55 2328

原创 FPGA学习笔记（2）——Verilog语法及ModelSim使用

（2）if/else要配对以免产生latch（锁存器），case的状态如果没有给完全，必须要给default，否则也会生成latch。6、运算符：算数运算符（+ - * / %）、关系运算符（> < >= <= ==!移位运算符（<< >> ，例子：8’b11110000 >>2 = 2’b00111100,0填充）、拼接运算符（{}）b:c，a为真，选择b，否则选择c）、位运算符（~ & | ^）、（2）线网类型：表示结构实体之间的物理连线，此变量不能存储值，它的值由驱动它的元件所决定。

2024-05-03 17:11:02 2186

原创 Ubuntu虚拟机安装Docker

（1）docker commit命令和（2）Dockerfile构建文件。如果所需要的镜像网上没有，那只能自己创建Docker镜像。12.查看Docker是否开启，出现绿色圆点表示服务正常开启。使用build命令读取Dockerfile中的镜像构建信息。8.查看是否成功安装Docker，出现下图，说明安装成功。一般为各种Linux发行版的Docker镜像。表示在当前目录下查找Dockerfile。6.查看可以安装的Docker版本。9.查看安装的Docker版本。（3）将容器保存为新的镜像。

2024-05-03 12:15:04 1314

原创 STC12单片机设置50Hz的PWM波驱动舵机

本文将使用STC12C5A60S2配置PWM波，驱动SG90舵机。采用的开发板包括了CH340芯片，因此下载程序只需要使用MicroUSB转USB连接线使用软件下载程序即可。

2024-04-08 18:31:21 2560 1

原创龙芯开启ssh服务——使用Putty连接

本文采用龙芯3A6000处理器，Loongnix操作系统，使用win10电脑putty软件进行ssh服务连接。

2024-02-09 14:22:00 1306

原创龙芯安装Docker

本文章使用龙芯3A6000处理器，Loongnix操作系统。

2024-02-08 21:01:09 1779

原创龙芯安装使用搜狗输入法

CPU：龙芯3A6000操作系统：Loongnix桌面主题：Cartoon龙芯系统切换输入法的按键一般为：Ctrl+空格。

2024-02-06 21:09:14 930

原创龙芯安装Nodejs

由于龙芯3A5000/6000使用的是LoongArch指令集，然而Nodejs只支持X64和ARM指令集，无法使用常规的安装方法，虽然官方提供了源码，能在电脑上自行编译执行，但本人尝试后显示编译失败，在网络上查找解决方法得知还需要自行修改源文件，这对我来说较为陌生。因此本文采用龙芯推荐的二进制翻译方法，即使用Wine和LATX对X64的文件进行二进制翻译。本文章采用龙芯3A6000处理器（LoongArch指令集），Loongnix操作系统进行操作。

2024-02-06 20:50:14 1143

原创龙芯3A6000性能测试——UnixBench跑分

下载UnixBench-5.1.2地址：将压缩包移动到自己的文件夹下。进入当前目录的终端，解压：解压完成后，进入文件夹。使用gedit编辑Makefile，终端输入：在gedit编辑器内，注释掉，不进行显卡测试，保存。2.3 编译回到终端，编译程序：运行性能测试：等待约30多分钟，输出结果：由于运行测试时，我的电脑还在允许其他程序，因此可能会对分数有一定影响。

2024-01-30 17:21:32 1059 3

原创龙芯，启动！

本文为小白从购买龙芯3A6000主板、硬件安装、软件安装的简单教程。

2024-01-27 18:37:04 1899

原创 Vuejs+Nodejs学习笔记（1）——前后端连接方法

前端到后端的跨域问题需要通过axios来解决，而后端的跨域问题需要通过cros来解决。

2024-01-18 12:02:23 1092

原创 Vue3+Vite连接高德地图JS API——地图显示、输入搜索

1、进入高德地图API官网（https://lbs.amap.com/）：2、注册登录。3、进入控制台。4、点击“应用管理”，点击“我的应用”，创建新应用。5、添加Key，服务平台选择“Web端（JS API）”，白名单不要填写，勾选阅读并同意。点击提交后，就能看到Key已经生成，记住这里的Key和安全密钥。

2024-01-13 00:45:26 4341 1