74HC595驱动（并转串，fpga与时钟匹配，fpga与外部芯片的连接注意事项）

上一次设计的动态扫描数码管显示电路模型如上，这是一个32位并行数据[31：0]disp_num选通输出并行数据[7:0]select和[7:0]段选的电路。因此需要输出16个信号

而在开发板上的电路与这个的接口不同，如下：

这个开发板设计的fpga只有有三个输出，接到2片级联的74HC595芯片上，并行输出段选和位选数据。

这三个输出分别为：DIO（串行数据），SCLK（与74HC595匹配的时钟信号）,RCLK（锁存器使能信号）

因此，想要在这片开发板上控制数码管显示，就得修改代码。

在上一次代码的基础上，把输出的16位并行数据转化为串行数据从DIO端口输出。（并行数据转串行数据：逐个输出即可）。

由于74HC595时钟信号频率与fpga芯片的时钟信号频率不相等，fpga芯片的时钟频率为50MHz，而74HC595时钟频率在不同的驱动电压下不同，在3.3VS可以达到6~30MHz，为了方便，我们可以根据fpga50MHz的时钟产生一个12.5MHz的信号作为74HC595的SCLK信号输入 。

为了数据传输的稳定，在传输串行数据时，我们可以在SCLK的低电平时刻从fpga中输出一个数据，在SCLK上升沿到来时输入到74HC595，这样子防止亚稳态的产生。

每16个数据传输完成后，再让锁存器使能信号有效，这样子一次性把16个数据从两片移位寄存器中传到锁存器中，输出给数码管。