VGA协议与图像输出Verilog编程

最新推荐文章于 2025-06-01 14:15:11 发布

lovely@

最新推荐文章于 2025-06-01 14:15:11 发布

阅读量437

点赞数 1

CC 4.0 BY-SA版权

分类专栏：嵌入式系统应用开发 FPGA

本文链接：https://blog.youkuaiyun.com/qq_43678923/article/details/117573191

嵌入式系统应用开发同时被 2 个专栏收录

10 篇文章

订阅专栏

FPGA

5 篇文章

订阅专栏

本文介绍了使用VerilogHDL设计数字秒表及基于FPGA的VGA文字显示的过程。首先，通过建立工程并编写Verilog代码实现了数字秒表，包括时钟、复位、暂停功能以及秒、分钟的显示。然后，详细阐述了VGA文字显示的代码设计、引脚配置，并展示了最终的显示效果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章目录

一、基于Verilog HDL的数字秒表设计

（一）建立工程

创建工程
选择芯片
新建一个Verilog文件

（二）编写代码

代码如下：

module gly(clk,reset,pause,msh,msl,sh,sl,minh,minl);
input clk,reset,pause;
output [3:0] msh,msl,sh,sl,minh,minl;
reg [3:0] msh,msl,sh,sl,minh,minl;
reg count1,count2;
always @(posedge clk or posedge reset)
  begin
    if(reset)
      begin
		{msh,msl}<=0;
		count1<=0;
		end
	 else if(!pause)
	   begin
		if(msl==9)
		  begin
		  msl<=0;
		  if(msh==9)
			 begin
		  msh<=0;
		  count1<=1;
			 end
		  else
		  msh<=msh+1;
			 end
		  else
		    begin
			 msl<=msl+1;
			 count1<=0;
			 end
		end
end
always @(posedge count1 or posedge reset)
   begin
     if(reset)
       begin
		   {sh,sl}<=0;
		   count2<=0;
		 end
	  else if(sl==9)
	    begin
		   sl<=0;
			if(sh==5)
		     begin
			    sh<=0;
				 count2<=1;
			  end
		   else
			  sh<=sh+1;
		 end
	  else
	    begin
		   sl<=sl+1;
			count2<=0;
		 end
end
always @(posedge count2 or posedge reset)
  begin
    if(reset)
	   begin
		  minh<=0;
		  minl<=0;
		end
	 else if(minl==9)
	   begin
		  minl<=0;
		  if(minh==5)
		    minh<=0;
		  else
		    minh<=minh+1;
		end
	 else
	   minl<=minl+1;
  end
endmodule