qq_41645695的博客

1 问题描述通过串口小助手1.3软件，走Uart通道，写到UART ReceivedBuffer中，出现写数据只能写入一位的问题。e.g. 串口发送0x00000190，在ReceivedBuffer中，只接收到了0x01,并且返回到串口小助手上的数据显示为0x90010000.2 问题分析出现问题的原因为：UART端接收数据时，按照低位在前，高位在后的顺序进行存储；因此需要把UART端的数据转换成高位在前，低位在后的存储方式。（大小端互换）3解决问题对接收缓冲器中的数据进行一次大小

1 数字电路设计有哪几种层次可否分别举个例子？答：当前的数字电路设计从层次上可以分成以下几个层次：① 算法级设计。利用C语言及其他一些系统分析工具如Matlab对设计从系统的算法级方式进行描述。算法级不需要包含时序信息；② RTL级设计：用数据流在寄存器间传输的模式来对设计进行描述；③ 门级：用逻辑级的与或非门等门级之间的连接对设计进行描述。④ 开关级：用晶体管和寄存器及他们之间的连线关系型对设计进行描述。算法级是高级的建模，一般对特大型设计或有较复杂的算法时使用，特别是通讯方面的一

对于初学者，可大致了解Verolog HDL所提供的能力，掌握Verilog HDL语言的核心子集。1 Verilog HDL语言具有：设计的行为特性、设计的数据流特性、设计的结构组成以及包括响应监控和设计验证方面的时延和波形产生机制。2 如何描述自顶向下的设计思想：每个模块实现特定的功能，模块间可进行层次的嵌套，因此可以将大型的数字电路设计分割成大小不一的小模块来实现特定的功能，最后通过由顶层模块调用子模块来实现整体功能。3 三种建模方式3.1 结构化描述方式结构化建模方式就是通过对电

1 傅里叶级数Discrete Fourier Transformation, DFT. 离散傅里叶变换的核心是以一组固定系数执行矩阵向量乘法。傅里叶级数提供了一种方法来观察从-Π到Π的一个周期内的连续实值周期信号。Jean Baptiste Joseph Fourier的开创成果表明，在2Π周期内任何连续的周期性信号都可以用周期为2Π的余弦和正弦和表示。2 DFT背景介绍离散傅里叶级数对于周期连续性信号的作用可以通过对离散傅里叶级数的推倒得以证明，而离散傅里叶变换是针对于离散的周期信号。.

中文版FPGA vs GPU对比总结：1 FPGA强大的原始数据计算力及可重构性，允许它处理任意精度的数据，但GPU的数据处理受限于开发平台。2 FPGA片上资源可重构行及灵活的硬件布局特性使其具有强大的片上计算能力，故FPGA的数据处理效率高，但由于GPU在运算时需要外部处理器的支持，外部硬件资源的加入，导致对数据处理速度大大降低。3 FPGA可以灵活指定数据处理深度，其可重配置性及指定宽度的存储资源灵活运用，允许DNN算法的大量多线程并行执行，但是GPU在线程并发过多时，计算力就大大减弱且效