关于verilog $clog2 函数的一些问题与验证

风雨兼程，时不我待

已于 2024-03-06 00:21:58 修改

阅读量1.7k

点赞数

文章标签： fpga开发 javascript 开发语言

于 2022-08-17 16:43:18 首次发布

本文链接：https://blog.youkuaiyun.com/qq_41587341/article/details/126388222

版权

结论：该函数给出输入数以2为底的幂次值

问题1：对于例如1030 1024 1020 这三个数，它会如何取整

问题2：它是以什么为底？ e 还是2

使用vivado 2018.1 和 modelsim 10.1

上图中前三组数据是回答第一个问题，三者的结果表明该函数是向上取整还是向下

第四组数据表明该函数是以什么为底，22026=e^10，如果是以e为底输出应该为10

仿真结果如下：

问题一解答：data a/b/c的结果表明，该函数会给出合适的位宽以包含所有结果(这其实不用验证，不能给出合适位宽这个函数就不可能给出来让我们使用)

问题二解答：data d 的结果表明，该函数在使用时描述的是log2(data_d)这一数学公式，以2为底的log，不是以e为底

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

风雨兼程，时不我待

关注关注

0
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

FPGA 11 ，Verilog 系统函数（ Verilog 中的系统函数）

weixin_65793170的博客

09-19

1931

⭐Verilog 作为一种强大的硬件描述语言，不仅提供了用于设计和仿真数字电路的基础语法，还包含了丰富的系统函数，帮助我们高效地完成复杂的硬件操作。这里来分享记录，Verilog 中的系统函数。

xilinx的$clog2函数

HHH的博客

01-08

1万+

软件：vivado 说明： $clog2这个计算是log2，就是求2对数，比如 log2（8） = 3 ；转载：根据xilinx官网介绍。在vivado中$clog2，它能编译通过，但是在实际中，它的底数是自然数e=2.71828.。。所以在调用这个的时候要小心。这里可以用一个function函数处理： function integer funclog2; input integer value; begin value = va...

参与评论您还未登录，请先登录后发表或查看评论

Verilog实现对数运算log

u014035968的博客

09-07

6942

对于FPGA而言，其对对数运算是十分有限的，但在某些特殊场景种，需要进行精度不高但快速的对数运算，FPGA就体现了他计算速度的优势，本文主要介绍采用Verilog实现对数运算的原理及实现方法。

verilog中$clog2

m0_73019469的博客

08-25

2463

在Verilog中，$clog2是一个系统任务（system task），用于计算并返回给定值以2为底的对数的向上取整结果。这个函数在处理位宽相关的计算时非常有用，尤其是在需要自动根据变量的大小确定位宽的场景中。$clog2这里，value是你想要计算其以2为底的对数的值，而result将会是这个对数的向上取整结果。需要注意的是，value必须是一个非负整数。

【verilog语法】$clog2（IEEE Std 1364-2005）

liuchj的博客

07-16

1556

在进行Verilog设计时，有时需要根据内存大小来计算地址的位宽，或者根据变量的值来确定变量的位宽，这时可以自己编写相关的可综合函数，或者verilog-2005起开始支持的$clog2系统函数。此处直接粘贴Verilog-2005标准的截图，从图中可以清楚看到该函数以2为底求log，而不是网上有人说的以自然数e为底来求log。同样从图中也可以看出该函数是向上取整（符合求地址位宽或者向量位宽的需求），且当输入为0时输出也为0.二、自己编写的function。三、$clog2()系统函数。

verilog $clog2 取位宽函数

qq_41137205的博客

04-06

6931

/定义 function integer clogb2(input integer size);endend//使用//PIX位宽问题在于：1、每次使用到计算PIX位宽时都需要定义该函数，工作量重复、效率较低。2、因为函数定义在模块内部，无法对输入输出信号使用该函数。

verilog 中的 log2

poena的博客

05-19

9272

对数的作用 log2是指2的对数，对于二进制的计算机系统来说非常有用。比如，10bits的地址线，可寻址的地址空间为2^10。那么反过来对于1024深的地址空间，需要多少bits的地址线？需要用log2（depth）来计算。如何求对数 system verilog 有系统函数$clog2可以实现2的对数。但是系统函数使用上有一定的缺陷。比如1的对数，数学上 log2(1)=0 没有问题。但是工程上就有问题了。仍然拿memory举例，深度为1的memory，地址位宽仍然需要1bits（不存在0bit的信号）

verilog中clog2函数

08-11

引用和提供了两个关于Verilog中clog2函数的实现方式。这个函数的作用是计算以2为底的输入数的对数。在这两个实现中，输入数减去1，并使用一个循环来计算对数的值。循环的条件是输入数大于0，每次循环右移输入数一位...

parameter PTR_WIDTH = $clog2(DATA_DEPTH)

最新发布

04-09

### 关于 `$clog2` 函数及其在 Verilog 中的应用 #### 参数 `PTR_WIDTH` 的定义在 Verilog 设计中，`PTR_WIDTH` 是指用于地址或索引的位宽大小。通常情况下，它通过以 2 为底对某个深度值（如 `DATA_DEPTH` 或 `...

verilog clog

07-27

在引用\[1\]中的测试台中，该函数与系统函数$clog2的输出进行了比较，并验证了它们的一致性。需要注意的是，输入n必须大于等于1。引用\[3\]展示了如何将上述计数器的SV代码改为Verilog，并使用自编的clog2函数替代了...

非常详细的verilog教程

07-26

非常完整的verilog教程，非常详细深入，分为13章，大量示例。错过可惜，一看就会。

log2and10.sv

08-16

FPGA实现对数log2和10*log10，32bit无符号数输入，10bit输出（高7bit为整数部分，低3bit为小数部分）。博客地址：https://blog.youkuaiyun.com/qq_16923717/article/details/99679548，这里可以看到算法

ERROR: [Synth 8-2722] system function call clog2 is not allowed here [E:/aZPC/2025xm/N02C/course_s1_fpga/N02C_1/N02C_1.srcs/sources_1/new/uart_tx.v:16]

03-19

根据用户提供的信息和之前的引用，特别是引用[5]中提到模块未找到的错误可能与系统时间有关，但当前的问题是关于clog2函数的，所以可能需要不同的方法。首先，我应该回顾一下Verilog中的clog2函数。clog2通常用于...

【Verilog语法001】Verilog log2 函数

1615549892

09-11

1万+

使用系统函数 clog2()或者自己写一个function注意，这样的styleinput[clog2() 或者自己写一个function 注意，这样的style input [clog2()或者自己写一个function注意，这样的styleinput[clog2(LEN+1)-1 -1:0] addra, 它用不了funclog2函数。换一种style应该就ok了。 module simple_dual_ram #( parameter SIZE = 10, parameter LEN =

Verilog自编函数clog2替代SV中的系统函数$clog2

徐大康的博客

11-07

1万+

先放函数，已验证和$clog2输出一致，注意需满足输入n ≥ 1。 // 返回以2为底的n的对数 function integer clog2 (input integer n); n = n - 1; for (clog2 = 0; n > 1; clog2 = clog2 + 1) n = n >> 1; endfunction 一.为什么需要以2为底n的对数的函数在Verilog编写代码过程中，经常需要根据一个常量来定义一个变量的位宽，例如，要编写一个计数器，计.

位宽计算的系统函数$clog2,这些是你需要知道的【Verilog高级教程】