- 博客(5)
- 收藏
- 关注
原创 verilog 二维的memory数据存储和读取
下面为将2048个数据保存为128*16的数据的例程,程序中memory定义的是128*128的大小,并不影响保存128*16的数据,程序分为数据存储和读取两部分,读取的部分在testbench中给出的激励是 读取第二行的128个数据。这里的二维是对标matlab中的数据保存习惯,因为matlab中二维数组中的每个元素并不需要考虑位宽的问题,但是在verilog中需要考虑这一点。在做有关矩阵运算时,需要我们将数据保存为二维数据的形式,如下。读取出的数据是正确的。...
2022-08-25 22:16:28
4805
1
原创 verilog 将多个周期的脉冲转换为单脉冲----边沿检测
从仿真结果可以看出,在长脉冲出现之后,单脉冲会延迟一个时钟周期给出,而计数结果会延迟两个时钟周期,这一点需要注意。边沿检测分为上升沿检测和下降沿检测,这里主要介绍下降沿检测和仿真结果。当我们需要部分长短只对脉冲的个数进行计数时,可以使用这种方式。
2022-08-24 19:09:36
684
原创 verilog 将单周期脉冲扩展为多周期
例如最近在写有关vivado 2019.1 FFT IP核有关的设计,IP核产生单脉冲的m_axis_data_tlast后需要将该单脉冲扩展为我需要的1024个时钟周期的脉冲,下面为例程与tb。软件 vivado 2019.1 modelsim 10.1。
2022-08-23 22:54:07
912
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人