- 博客(15)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 xilinx与verilog 编写有关的数据手册
Xilinx 提供了许多与 Verilog 编写和 FPGA 设计相关的数据手册和技术文档，这些资源可以帮助 FPGA 工程师提高设计水平、优化代码质量并解决常见问题。：介绍了如何在 Verilog 设计中实现时序收敛，包括时序约束、时序分析和优化技巧。：介绍了如何在 Verilog 设计中使用层次化设计方法，包括分区设计和增量编译。：介绍了如何在 Verilog 设计中进行功耗分析和优化，包括功耗估算和优化技巧。：介绍了如何分析和优化 Verilog 设计以满足时序、功耗和资源利用率的要求。
2025-03-07 11:49:01
863
原创 与vivado implemetation 有关的数据手册
提供了 Vivado Implementation 的教程，包括如何运行 Implementation、分析时序和功耗、生成比特流等。：介绍了如何在 Vivado 中使用约束文件（XDC）来指导 Implementation 过程，包括时序约束、引脚约束、时钟约束等。：介绍了如何在 Vivado 中进行系统级设计，包括 IP 集成、高层次综合（HLS）和 Implementation 阶段的优化。：介绍了如何分析和优化设计以满足时序、功耗和资源利用率的要求，包括时序收敛、时钟域交叉、功耗优化等技术。
2025-03-06 10:48:21
3194
原创 基于双端口RAM的串行FIR滤波器
1.使用matlab生成FIR滤波系数 2.使用matlab进行FIR滤波仿真 3.基于FPGA的串行FIR滤波实现
2025-01-20 15:17:34
764
原创 vscode 生成代码模板
以下面的方式输入并保存后，就能够自动生成代码模板，其中prefix为触发项，body为插入的代码，“$1”为光标停留的位置。1.依次点选 File >>Preference >>Configure User Snippets。3.设置三个地方的内容：1.触发项 2.插入的文本 3.光标停留的位置。2.在栏中填入模板所应用的编程语言，点击进入json文件。
2024-06-15 17:08:37
699
原创 CAMERALINK学习记录
上图为cameralink接口的信号定义，将cameralink接口的信号分为以下几组，其中蓝色用于控制，紫色用于异步通信，黑色用于传输数据，红色接地。
2024-06-12 14:47:51
2270
原创 XY2-100协议解析
1.XY2-100包括四路信号 : SENDCK(时钟信号)、SYNC(同步信号)、CHANNELX(X通道)、CHANNELY(Y通道)
2024-03-08 14:50:26
5665
8
matlab中的分帧函数
2019-05-05
TI adc的采样数据应该如何读出
2023-06-17
TA创建的收藏夹 TA关注的收藏夹
TA关注的人