VCS3 debug的基础

最新推荐文章于 2025-04-10 20:24:33 发布
最新推荐文章于 2025-04-10 20:24:33 发布
阅读量1.1k 收藏 3
点赞数 1
分类专栏： IC仿真工具 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_37203178/article/details/128312339
版权
本文介绍了使用VCS进行FPGA开发的调试方法，包括通过Verdi工具、命令行以及DVE(GUI)。强调了调试时要注意仿真速度、信号可视性和追踪性。还提到了如何利用系统函数如$stop、$display进行断点设置和信息打印，以及在DVE中的操作和交互模式的理解。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1、基础知识

 使用命令行进行debug。

使用VCS进行debug的三种方式：专门做debug的工具目前最好的是Verdi

1、系统函数的调用

2、通过命令行的方式

3、使用DVE(GUI)

debug需要注意的因素：

1、仿真速度（开关选项（command_time\run_time）打开越多，越消耗资源，仿真速度越慢）

2、信号可视性，便于观察分析

3、信号可追踪性，便于后期对错误的定位等等

4、可用性

调用系统函数进行debug:

 使用示例：

最低0.47元/天 解锁文章
vcs仿真
柒年
10-04 3223
首先介绍VCS VCS：verilog compile simulation VCS 运行有两种方式，交互模式（interactive model），一种是批处理模式（batch mode）。交互模式带gui跑，调试方便，显示更直观。做回归时候，当只关心case跑完结果情况时，就可以采用批处理模式了。 编译步骤 参考手册，vcs user guide 使用vcs仿真，分以下步骤： 编译（compiling the design），编译rtl code，生成可执行文件*simv 仿真（simulating
VCS User Guide学习笔记【使用精简版】
RuoXin1024的博客
11-16 6996
VCS_UG学习笔记 除了说明性质的内容，关于命令和仿真，均是默认Verilog语言，暂不考虑SystemVerilog相关的内容。 环境： 运行脚本来验证你的系统配置：syschk.sh 库： 名称上看：库 = 设计库 = 逻辑库 功能上看：VCS里面库的概念不像C语言中的头文件。库是VCS存放中间文件的地方，VCS把全部的中间文件存储在库里面。库指向文件系统的一个真实的物理目录，这个指向关系由synopsys_sim.setup文件指定。 默认情况：WORK是默认的库，它被映射到wor
VCS debug基础
阿韬客栈
09-05 423
VCS debug基础 注意：ucli的方式不常用，了解即可。 注意：
vcs常用断言debug选项，以及断言的注意点
geter_CS的博客
05-29 7760
1.compile添加选项-assert enable_diag之后对应的下列run的选项才能使用： • -assert success （默认只打印assert fail的log，加上此选项后assert success的选项也会打印） • -assert maxsuccess=N（assert success的最大打印次数） 2.compile添加选项-assert enable_hier之后对应的下列run的选项才能使用： • -assert hier （可以enable和disable
vcs仿真死循环debug
最新发布
qq_29362849的博客
04-10 246
以前以为return 语句只能用在函数的最后一行，但是实际上是逻辑的最后一行。满足return语句之后，后面的代码都不会执行。突然理解了为什么有些代码没看到 wuwuwuwu。vcs仿真 提供 死循环debug 的参数 +vcs+loopreport+10000 +debug_access_all。这是一个静态代码，可能会被vcs优化或者卡死，所以不会触发loopreport。仿真该module 卡住，添加上述编译选项并未报错。所以在编写循环时，建议开始结束前后添加打印，并且确认有合理的退出机制。
Synopsys VCS 编译时，启用debug选项
热门推荐
XtremeDV
03-27 3万+
如果你在使用VCS就行仿真工作的时候，对vcs命令提供的一大堆选项，感到困惑，一筹莫展的时候，请看看这篇短短的博客吧！ 别担心，记不住，就用vcs -help命令啊，或者查看VCS MX UG啊。 但是今天我要讲的困惑我很久的debug*系列选项。 如果想在仿真时，使用调试功能，不管后处理调试模式，还是交互式调试模式，首先都需要在编译或者elaboration的时候，使能debug功能。 VCS ...
VCS入门教程(二) debug
weixin_44857476的博客
05-01 699
点击查看博主有道云笔记的内容 作者：爱吃鱼的嗷大喵，知乎同号，一个经历丰富的转行ICer
VCS练习：VCS Debugging Basics
杰之行的博客
02-04 957
前言 虽然之前一直在用vcs，但是有一些边边角角的内容都比较模糊，特地从头看一下vcs的官方lab，对应的资料如下！ 下图所示的资料，点击下载 学习目标 通过使用 插入verilog任务 和 UCLI 完成debug Part A：Debugging with Verilog System Task Calls Task 1 学会一个有用的vcs选项：-h（help） 输入下面的指令，可以查看vcs的选项，以达到查询命令的目的！ vcs -h //h就是help，好理解吧！ Task2 编译和运
eetop.cn_VCS_command.rar_IC 设计_VCS_command vcs_vcs验证
09-14
本文将详细阐述VCS编译器中的常用命令，这些命令对于IC设计和验证人员来说是基础且至关重要的。 1. **编译与仿真** - `vcs`: 这是最基础的命令，用于编译Verilog源代码。例如，`vcs -sverilog -v my_module.v`会...
门仿真及基于 VCS 的门仿流程、Debug 方法介绍
qq_40614737的博客
11-06 867
后仿真是时序仿真，仿真时采用 DC 综合及布局布线（P&R）之后的门级网表（Netlist）且添加时序信息，是一种有延时情况下的仿真，主要对物理电路实现的时序进行验证，检查建立时间和保持时间（Setup/Hold Time）是否满足工艺需求、是否有时序违例（Timing Violation），是一种带时序反标的门级仿真（Gate Level Simulation, GLS, 门仿）。log 名称为 反标时，自定义的名称，例如 $sdf_annotate() 中的 sdf_logfile。
verdi/vcs常用debug功能
qq_40571921的博客
04-28 6212
记录verdi中常用的功能，以便自查使用
vcs仿真简介-三种调试模式
06-13
简单介绍vcs仿真的三种调试模式：CLI、VirSim、VirSim后处理调试
verdi+vcs交互式debug
abitnervous的博客
10-12 1520
学习
VCS 仿真挂死debug
weixin_44191811的博客
02-01 8309
vcs仿真挂死debug
vcs编译选项debug_access对仿真时间的影响
m0_60223847的博客
01-01 1477
simprofile和debug_access的作用
VCS的使用
weixin_42379520的博客
09-22 675
无
Makefile中常用vcs仿真命令及含义
Mr.翟的博客
06-26 1万+
文章目录一、编译常用-sverilog —— 编译支持SystemVerilog语法+v2k —— 编译支持Verilog—2001语法-timescale=/ —— 添加仿真时间单位、精度；-debug —— （对应TB中的$vcdpluson加载波形函数）使能DVE、VERDI波形调试和UCLI命令行调试等；-debug_all —— 使能所有的debug调试功能；-debug_pp —— 同-debug_all，但是更加节约资源；-ntb_opts —— 常用参数uvm，-ntb_opts uv
#VCS#关于 ＜-debug*＞ 和 ＜-debug_access*＞ 切记晕头转向
那么菜的博客
01-22 7278
为了仿真性能的提高，我们可以在编译时使用-debug_access+选项，来更好地控制仿真中调试的功能。与-debug_pp选项相比，-debug_access选项允许存储VPD和FSDB文件以进行后处理调试，并减少不必要的调试选项。可以使用-debug_access+指定其他选项，以有选择地启用所需的调试功能。 只启用所需的调试功能，即可优化仿真性能。语法： debug_access(+<option>)* -debug_access支持的选项： 选项 描述 r The -d
VCS学习笔记（二）
aaaaaaaa585的博客
10-09 1万+
VCS学习笔记
VCS常用命令详解：IC设计与验证人员的基础指南
本文档将详细介绍VCS编译器的常用命令，旨在帮助IC设计人员和验证人员掌握其基础用法。" 在IC设计领域，VCS作为一款高效的仿真工具，承担了从设计验证到功能仿真等多个关键环节。了解并熟练运用VCS的常用命令对于...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值