- 博客(4)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 门仿真及基于 VCS 的门仿流程、Debug 方法介绍
后仿真是时序仿真，仿真时采用 DC 综合及布局布线（P&R）之后的门级网表（Netlist）且添加时序信息，是一种有延时情况下的仿真，主要对物理电路实现的时序进行验证，检查建立时间和保持时间（Setup/Hold Time）是否满足工艺需求、是否有时序违例（Timing Violation），是一种带时序反标的门级仿真（Gate Level Simulation, GLS, 门仿）。log 名称为 反标时，自定义的名称，例如 $sdf_annotate() 中的 sdf_logfile。
2024-11-06 17:24:39
765
1原创 emacs 在shell下ls/ll/lt的时候出现乱码解决方案
因为换工作的原因，新的公司里面主要用的是vim而不是emacs，所以emacs 环境需要自己来配置。按照网上的教程配置完.emacs后启动emacs，发现在emacs shell下，无论是ls/ll/lt都是乱码，百思不得其解。以为是自己环境变量设置哪里出现了问题，但是检查了环境参数找了半天也没发现哪里设置不对。最终对.cshrc文件逐行debug,终于发现原因如下：在alia...
2020-03-02 13:47:49
372
转载 CPU执行代码基本过程描述
摘抄自阮老师的这篇博文：http://www.ruanyifeng.com/blog/2018/01/assembly-language-primer.html主要是那个博客用的比较少，担心下次找不到阮老师的文章了，所以摘抄下来。后面的提问与回答部分也非常好。...
2019-06-10 19:49:24
900
LCD驱动 ILI9325中文指令说明
2019-04-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人