Verilog 3-8译码器

设计端

`timescale 1ns / 1ns

module decoder_3_8(

    a,

    b,

    c,

    out

 );

    input a;

    input b;

    input c;

    output [7:0]out;

    reg [7:0]out;