Verilog2路选择器

项目一：2路选择器

设计端口

module mux2(

    a,

    b,

    sel,

    out

);

    input a;

    input b;

    input sel;

    output out;

    //二选一多路器。，sel=1时取a

    assign out = (sel==1)?a:b;