IC知识积累——03_ASSIGN语句的用法

最新推荐文章于 2024-12-21 12:16:31 发布

原创最新推荐文章于 2024-12-21 12:16:31 发布 · 2k 阅读

0 ·

CC 4.0 BY-SA版权

IC知识积累专栏收录该内容

7 篇文章

订阅专栏

这篇博客探讨了在Verilog中如何在条件语句内使用ASSIGN语句来实现数据分配。示例展示了根据FPU标志的不同，对rdata_a_o, rdata_b_o, rdata_c_o的内存读取进行不同处理，从而灵活地从普通内存或浮点内存中读取数据。

ASSIGN也可以写在判断语句里

示例如下：

   if (FPU == 1) begin
      assign rdata_a_o = raddr_a_i[5] ? mem_fp[raddr_a_i[4:0]] : mem[raddr_a_i[4:0]];
      assign rdata_b_o = raddr_b_i[5] ? mem_fp[raddr_b_i[4:0]] : mem[raddr_b_i[4:0]];
      assign rdata_c_o = raddr_c_i[5] ? mem_fp[raddr_c_i[4:0]] : mem[raddr_c_i[4:0]];
   end else begin
      assign rdata_a_o = mem[raddr_a_i[4:0]];
      assign rdata_b_o = mem[raddr_b_i[4:0]];
      assign rdata_c_o = mem[raddr_c_i[4:0]];
   end

关注博主即可阅读全文