IC知识积累——04_localparam的使用

最新推荐文章于 2024-04-25 17:17:05 发布
原创 最新推荐文章于 2024-04-25 17:17:05 发布 · 1.6k 阅读 · 2 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

这篇博客介绍了Verilog中localparam的高级用法，通过逻辑运算来定义寄存器数量。例如，利用2的指数运算计算地址宽度减1后的2次幂，分别得到整数和浮点寄存器的数量，并根据条件选择总寄存器数量。

Localparam的使用

除了常规用法外，localparam还可以添加一些逻辑运算代码，示例如下：

  // number of integer registers
  localparam    NUM_WORDS     = 2**(ADDR_WIDTH-1);
  // number of floating point registers
  localparam    NUM_FP_WORDS  = 2**(ADDR_WIDTH-1);
  localparam    NUM_TOT_WORDS = FPU ? NUM_WORDS + NUM_FP_WORDS : NUM_WORDS;

2**x：表示2的x次方

define, parameter, localparam, specparam, defpara用法简析
qq_41624212的博客
08-13 4426
若直接在module中通过localparam或者parameter进行参数定义的话，会带来两个问题：代码长度增加，不够美观；不利于参数和代码修改；用一个指定的标识符(即名字) 来代表一个字符串，它的一般形式为: ` define 标识符(宏名) 字符串(宏内容) 如： ` define signal string它的作用是指定用标识符signal来代替string这个字符串，在编译预处理时，把程序中在该命令以后所有的signal都替换成string。...
verilog程序——模块化，parameter和localparam的使用，Generate使用
weixin_50988214的博客
03-02 634
脉冲计数器， 实验一：进行模块化复用 pulse_counter为基础脉冲计数器，为被复用模块 `timescale 1ns/1ps module pulse_counter( input clk, input rst_n, output reg[3:0] pulse_cnt, output reg pulse ); localparam CNT_MAX=10; always@(posedge clk)begin if(!rst_n) pulse_cnt=0; else i
parameter的各种用法以及localparam的用法
qq_21952195的博客
10-17 828
parameter、localparam的用法
parameter与localparam的使用
weixin_30699465的博客
08-09 631
:parameter可用作在顶层模块中例化底层模块时传递参数的接口，localparam的作用域仅仅限于当前module，不能作为参数传递的接口。 [plain]view plaincopy `timescale1ns/100ps modulemem( clka, wea, addra, d...
Verilog基础语法——parameter、localparam与`define
qq_42224089的博客
04-25 8784
在本文中，我们学习了Verilog基础语法中三种不同的参数定义方式——localparam、parameter与`define，其中，`define定义的参数作用范围最广，且支持用于模块之间的参数传递；localparam作用范围仅为模块内部，且不支持参数传递；而parameter是两者的折中，作用范围为模块内部，但是支持参数传递。
精选资源
uvm_demo_v0.1_UVM——demo_DEMO_UVM_源码
10-04
在电子设计自动化（EDA）领域，SystemVerilog的通用验证方法论（UVM）已经成为验证集成电路（IC）设计的标准工具。本篇将深入探讨一个基于UVM 1.1的"uvm_demo_v0.1_UVM——demo_DEMO_UVM"实例，带你走进UVM的世界，...
精选资源
IC应用入门——学会使用TL431精密基准电压源IC
01-12
为了便于电子初学者更好地使用该IC，这里我们就介绍一下TL431的主要电参数及其基本应用电路。 　 　▲ 2.5V精密基准电压源电路。 　TL431的输入电压为37V，输出电压可在2.5～36V范围内调整，工作电流为1mA...
【全栈计划 —— 单片机】——Part_03 使用放大电路或拓展芯片解决GPIO的输出电流不足够支持驱动设备的问题
weixin_52621323的博客
04-30 8320
对于单片机而言，有时候需要一定的外接设备，但是当这份输出电流不足以支撑的时候，该怎么办呢，放大电路和拓展芯片来解决这个问题啦~
每日学IC（2）——add_filler 没填完全？？
bean_H的博客
04-26 1530
40nm工艺，有部分地方无法add_filler 有经验的前辈说很有可能是INV2_8TUL40的存在导致一些rule无法满足（我不知道是什么rule，哈哈哈哈哈） set fw [open change_ulvt_inv2.tcl w] puts $fw "setEcoMode -batchMode true -refinePlace false -updateTiming false -honorDontTouch false -honorFixedStatus false -honorD.
S32k144SDK版本——FTM_IC输入捕获
balance_c的博客
01-26 5554
目录 添加输入捕获模块 选择引脚 设置引脚 设置对应的定时器和时钟总线 选择对应定时器通道、添加回调函数、设置触发方式 初始化 添加输入捕获模块 选择引脚 设置引脚 设置对应的定时器和时钟总线 选择对应定时器通道、添加回调函数、设置触发方式 初始化 FTM_DRV_Init(INST_FLEXTIMER_IC1, &flexTimer_ic1_InitConfig, &ftm1StateStruct); FTM_DRV...
localparam和parameter的区别
08-05
localparam和parameter的区别，引用特权博客。
Verilog中parameter和localparam的区别及用法
Mr_sticker的博客
12-21 3873
parameter声明全局常量，可用在整个工程中 localparam仅在当前module中有效 parameter用法： 1.用在顶层模块中，作为实例化底层模块的接口 2.在底层模块中可以将parameter参数置于module声明之前，语法如下 module test #( parameter TESTPARAM1 = 0, parameter TESTPARAM2 = 1 ) ( ...
Verilog语法-参数（parameter，localparam）
liuchj的博客
10-04 7391
Veilog中参数的关键词为parameter、localparam，它们在verilog模块的主要用途有两个：第一是便于阅读；第二是便于进行模块的修改。便于阅读很好理解，将代码中常用的数值参数化，用对应的逻辑含义来进行参数命名，这样变提高了代码的逻辑可读性。便于修改主要是两个方面，一方面是在要对代码中多处重复出现的同一值进行修改时，容易出现漏改错改的现象，使用参数后，便只用修改参数声明时处的值便可以进行统一修改，即提高了效率又保证了准确性；
Verilog：parameter、localparam的区别和用法
m0_46830519的博客
07-10 2375
parameter的用法
verilog中define、parameter、localparam的区别
weixin_34220179的博客
12-13 4231
Verilog代码可移植性设计 1. 参数定义 localparam，实例代码如下： module tm1( clk,rst_n, pout ); input clk; input rst_n; output[M:0] pout; localparam N = 4; l...
localparam
08-24 836
关于localparam，这个关键字书上很少会讲到。但是大公司的代码里经常会看到。这里特此，给出解释。 define： 可以跨模块的定义； parameter： 本module内有效的定义，可用于参数传递； localparam： 本module内有效的定义，不可用于参数传递；localparamcannot be used within the module port paramet
RTL基本知识：参数三姐妹-parameter-localparam-specparam
weixin_30408739的博客
05-25 872
在Verilog中，parameter既不属于变量范畴也不属于线网范畴，经常用来定义一个标志符代表一个常量，所以参数的值在仿真运行的过程中不能进行修改。但是通过使用参数，可以提高程序的可读性、可复用性和可维护性。目前常用的参数主要分为两大类：module参数（parameter和localparam）和specify参数（specparam）。 虽然参数使用起来较为方便，但是在使用参数时还需要...
【verilog】`define，parameter，localparam，到底该用哪一个？
weixin_43699738的博客
07-23 683
不是原创，但是来源真的找不到了 如果你还对标题中的这三个名词很陌生，请先查阅相关资料，有了基本了解之后再继续阅读。 编译器在编译一个Verilog源文件之前，会先做预处理，这一步就是处理当前文件所有的预处理指令，如include就是把另一个文件引入当前翻译单元，define就是暴力替换等，然后才真正进行编译步骤。(比如你的mips顶层模块，实例化了很多子模块，但是你没include他们也能编译仿真，原因是ISE这个IDE和编译器帮你“智能”做了这些底层工作，有兴趣的同学可以研究一下其他编译仿真工具，如ive
Verilog中`define、parameter、localparam三者的区别及举例
yuechifanfan的博客
08-26 9948
1、概述 define：作用 -> 常用于定义常量可以跨模块、跨文件; 范围 -> 整个工程; parameter： 作用 -> 常用于模块间参数传递; 范围 -> 本module内有效的定义; localparam 作用 -> 常用于状态机的参数定义; 范围 -> 本module内有效的定义，不可用于参数传递 2、应用举例 (1) define 概念：可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。 一旦define指令被编译，其在整个编译过程中都有效。例
我提供一在cubemx里的引脚配置TIM4_CH3——PB8 TIM2_CH2——PB3 TIM2_CH1——PA15 TIM1_CH2——PA9 TIM1_CH1——PA8 TIM3_CH1——PA6 IC1_SDA——PB7 IC1_SCL——PB6 SYS_JTMS-SWDIO——PA13 K1——PA11 K2——PA12 K3——PA2 K4——PA3 K5——PA4 K6——PA5 USART3_TX——PB10 USART3_TX——PB11 ADC1_IN0——PA0 SYS_JTCK-SWCLK——PA14 RCC_OSC_IN——PD0 RCC_OSC_OUT——PD1
最新发布
11-28
IC1_SDA——PB7 IC1_SCL——PB6 ... TIM4_CH3——PB8 ``` ✅ 这个没问题？ ❌ 不对！很多开发板默认将 **OLED 的 SCL 接在 PB8** 上，而不是 PB6！ 请确认： - 你是用的哪款 OLED？ - 是 **软件模拟 I²C** ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

俺是菜鸡

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值