硬件电路设计之——DC-DC上电时电压输出尖峰电压

在硬件电路设计中,使用XL1509-5.0E时遇到上电瞬间8V尖峰电压问题,导致USB过流短路保护芯片受损。经过分析发现,电容并联过大导致反馈电流减小,从而使电源芯片误判并提升输出电压。解决方案是加入10Ω NTC限制上电电流,成功抑制电压尖峰。

硬件电路设计之——DC-DC上电时电压输出尖峰电压

发现问题

在使用XL1509-5.0E时发现,当电源在上电瞬间会出现一个上升到 8V的尖峰电压。使用的STC单片机好像能抗住这个电压,并且不损坏。但是使用的USB过流短路保护芯片的芯片就扛不住了,上电几次 之后就回出现保护芯片电压输出脚和地线之间出现极低的阻值,大概在10Ω左右,同时,芯片会高度发烫(为什么是高度发烫,因为我在摸芯片温度的那一瞬间,我的手被烫了一个泡。就那么一瞬间)。
百思不得其解呀,电源芯片发展的这么多年了,按道理来说不应该会有这个现象啊,各种查找问题。最后发现一个规律,当电源芯片输出的5V上并联电容越大,输出的电压尖峰越嚣张。按道理来说输出的5V上并联的电容越大,上电时需要给电容充电,上升不应该更慢吗?应该是可以把尖峰电压稳稳的摁下来的么?出鬼了还???上电瞬间的电压尖峰现象,大概就是这样的
最后在网上找到大佬的分析,感觉很有道理。大致是:在电源芯片内部,不管是DC-DC芯片,还是LDO芯片,都是通过电阻分压来获取反馈。当输出上面的电容并联的容值太大,由于电容上电瞬间需要充电,相当于对地短路,大部分电流会流向电容内部,从而导致流到反馈端的电流变小。而反馈端电流变小,便会导致反馈的电压偏低。然后电源芯片一看反馈回来的电压才这么一点,显然和设定的反馈电压不一样呀,肯定得把电压拼命的抬起来!当反馈的电压抬起来之后,输出的电压已经不知道跑到多少电压去了。
电容充电满了之后,反馈上面的电流也正常了,电压也就回到正常状态了。这样上电瞬间的尖峰就出现了。
附上大佬分析的原网址:
LDO输出电压尖峰分析

原因找到了,那么就只

<think>嗯,用户这次的问题是关于DC-DC芯片输出电压出现下尖峰的原因分析和处理办法。用户引用了两篇关于尖峰问题的讨论,看来确实遇到了棘手的设计问题。 从用户提供的引用内容来看,ta应该是个硬件工程师或者子爱好者,正在调试路。第一个引用提到上尖峰问题,第二个引用讨论SW引脚RC吸收设计。用户现在关注的是输出电压的下尖峰现象,这和之前讨论的上冲尖峰恰好相反。 让我仔细梳理可能的下尖峰成因。首先是负载阶跃问题,当负载流突然增大源响应不及就会产生电压跌落。其次是输入电压突变,比如池供机启动造成的电压骤降。还有环路补偿不当会导致瞬态响应出现振荡,形成多次下冲。引用中提到的反馈网络异常也值得注意,反馈延迟可能导致芯片过补偿。 针对这些原因,处理方案需要分层次考虑。硬件上可以优化输出容配置,采用多个容并联组合来兼顾高频和低频响应。软件层面可能需要调整环路补偿参数,这在引用[2]的RC吸收路案例中有所体现。对于负载突变问题,引用[1]提到的容充特性原理其实也适用——只不过现在是放场景。 用户之前被烫伤的经历说明ta可能在调试高压大路,要特别提醒安全事项。在建议中添加示波器探头接地警告很必要,毕竟下尖峰测量往往在开关节点附近进行。 考虑到用户的技术水平,解释原理需要把专业术语转化成易懂的表述。比如解释相位裕度,可以类比成"方向盘转向延迟",这样更形象。但核心公式如输出容阻抗$Z_C = 1/(2\pi f C)$还是要保留,这是设计计算的基础。 最后生成的相关问题要延续深度:既要有理论分析(如伯德图绘制),也要有实操建议(如RC参数计算),还要覆盖用户之前关注的EMI问题。这样能形成完整的源故障排查知识链。 </think>### DC-DC芯片输出电压尖峰的原因分析 下尖峰电压跌落)主要发生在**负载瞬变**或**输入电压突变**,其核心机制与**控制环路响应延迟**和**能量供给失衡**相关。以下是关键成因: #### 1. **负载阶跃响应延迟** - **现象**:负载流$I_O$突增输出容$C_O$需瞬补偿流缺口($I_{\text{gap}} = I_O - I_{\text{sw}}$),导致电压跌落$V_{\text{dip}}$ - **计算公式**: $$ V_{\text{dip}} = \frac{I_{\text{gap}} \cdot t_{\text{resp}}}{C_O} + ESR \cdot I_{\text{gap}} $$ 其中$t_{\text{resp}}$为控制环路响应间,$ESR$为输出容等效串联- **本质**:流$I_L$无法瞬变,控制环路调整滞后[^1] #### 2. **输入电压瞬变** - **输入容$C_{\text{in}}$不足**:输入电压$V_{\text{in}}$骤降,$C_{\text{in}}$无法维持芯片最小工作电压 - **占空比极限约束**:降压芯片需满足$D = \frac{V_O}{V_{\text{in}}} \leq D_{\text{max}}$,当$V_{\text{in}}$突降可能导致占空比饱和 #### 3. **环路补偿不良** - **相位裕度不足**(通常需>45°):导致瞬态响应振荡,产生多次下冲 ![](https://via.placeholder.com/400x200?text=波特图示例:相位裕度过低) - **穿越频率$f_c$过高**:高频噪声放大,加剧电压波动 #### 4. **反馈网络异常** - **分压阻布局不佳**:反馈走线受开关噪声干扰,引发误判 - **补偿容取值错误**:如Type II补偿中$C_{\text{comp}}$过大导致响应迟钝 --- ### 下尖峰的处理办法 #### ✅ 硬件优化措施 | **方法** | **作用原理** | **设计要点** | |------------------------|----------------------------------------------------------------------------|-----------------------------------------| | **增大输出容** | 提升储能能力,缓冲流缺口 | 采用**低ESR陶瓷容+容并联** | | **优化输入容** | 抑制输入电压扰动 | $C_{\text{in}}$容量需满足:$ \frac{\Delta V_{\text{in}}}{\Delta t} \leq \frac{I_{\text{peak}}}{C_{\text{in}}} $ | | **降低环路响应间** | 加速负载调整 | 选择高带宽误差放大器,减小补偿容$C_{\text{comp}}$ | | **添加前馈容** | 在反馈阻上并联小容(2.2-10nF),提升高频响应 | 计算公式:$f_{\text{zero}} = \frac{1}{2\pi C_{\text{ff}} R_{\text{top}}}$ | #### ✅ 拓扑与器件改进 - **选用多相Buck控制器**:通过相位交错降低单相流突变压力 - **增加预偏置启动路**:避免从零电压启动的过冲/下冲 - **优化感选型**:饱和流$I_{\text{sat}}$需满足:$I_{\text{sat}} > 1.5 \times I_{O(\text{max})}$ #### ✅ 软件辅助策略 ```c // PID环路参数调整示例(数字源) void update_compensation() { Kp = 0.05; // 降低比例增益减少振荡 Ki = 0.001; // 提高积分增益加速稳态恢复 Kd = 0.01; // 微分增益抑制过冲 } ``` --- ### 典型故障排查流程 1. **示波器测量**: - 通道1:输出电压$V_O$(AC耦合,20MHz带宽限制) - 通道2:流$I_L$(流探头) - 触发条件:设定下降沿触发捕捉瞬态 2. **关键参数计算**: - 电压跌落深度:$\Delta V = V_{\text{nominal}} - V_{\text{dip\_min}} $ - 恢复间:$t_{\text{rec}} = t_{90\%} - t_{10\%}$ 3. **环路稳定性验证**: - 注入频率扫描信号,绘制伯德图分析相位裕度[^2] > ⚠️ **安全提示**: > - 测量高压节点使用差分探头 > - 避免示波器接地线形成环路(易烧毁芯片---
评论 10
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值