自动例化和自动写仿真文件,看下面这个
https://zhuanlan.zhihu.com/p/593093206
在新建的文件夹下,新建Verilog文件和仿真文件
b.v
tb_test.v
还有最重要的sim.do 文件
vlib work
vmap work work
vlog b.v
vlog tb_test.v
vsim -novopt {-voptargs=+acc +notimingcheck -O0} work.tb_test
run 8ms
之后打开终端 输入
vsim -do sim.do
便会打开questasim软件。
当出现这个页面时
右键它
之后选择add wave
便会出现
这个界面
之后点击
restart
之后再点击run
之后就ok了