[Place 30-51] IDELAYCTRL elements have been found to be associated with IODELAY_GROUP ‘CAMERALINK‘,

最新推荐文章于 2024-07-24 20:10:31 发布
最新推荐文章于 2024-07-24 20:10:31 发布
阅读量5.9k 收藏 5
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_31806049/article/details/101623708
版权

vivado工程一段时间都可以正常运行，突然有一天，报了如下错误

[DRC PLIDC-2] IDELAYCTRLs assigned to group with no IODELAYs: IDELAYCTRL cells have been found to be associated with IODELAY_GROUP 'CAMERALINK', but the design does not contain IODELAY cells associated with this IODELAY_GROUP.

implement 不过。 place_design error报上述错。

在如下链接找到了相关答案，记录下

https://forums.xilinx.com/t5/Vivado/zynq7000-%E5%9C%A8-place-design-%E5%87%BA%E7%8E%B0-Place-30-51-IDELAYCTRL-elements-have/m-p/988113

这个链接是zynq-7000报了这个错误，然后这个官方告诉在其中的两个链接找答案。

 

 

最低0.47元/天 解锁文章
FPGA实现LVDS接口（4）--IDELAYE2原语和IDELAYCTRL原语的介绍及使用（仿真/源码）
孤独的单刀
07-29 2831
FPGA实现LVDS接口（4）--IDELAY原语和IDELAYCTRL原语的介绍及使用（仿真/源码）
使用vivado出现的常见错误
qq_61648136的博客
03-19 8221
就是我自己添加的，实际什么作用都没有起到，但是可以排除这个错误，保证最后的正常运行，这也是我百度的，具体为什么非得添加一个这个output才可以正常我也没有深究。将文件保存到和.xdc同目录下，然后在Project manager——Settings中设置如下，重新编译即可。这个问题是由于顶层文件没有输出接口信号导致的，只需要添加一个测试接口信号，就可以消除报错。一般打开和你自己电脑安装的不是同一个版本的工程时，会出现以下错误。这个直接在vivado中选择正确的板子型号就好。
DRC：Have conflicting connection
extends2019的博客
07-21 3704
DRC: Have conflicting connection. 报错如下： [DRC PLIDC-3] IDELAYCTRLs in same group have conflicting connections: IDELAYCTRL cells ‘dvi_inst/U0/TMDS_ClockingX/IDelayCtrlX’ and ‘dvi_inst1/U0/TMDS_ClockingX/IDelayCtrlX’ have same IODELAY_GROUP ‘dvi2rgb_iodelay_g
AR# 64542 [DRC PLIDC-3] IDELAYCTRLs in same group have conflicting connections:
qian_123456的专栏
10-10 5321
AR# 64542 [DRC PLIDC-3] IDELAYCTRLs in same group have conflicting connections: 实例化同一个selectio核会报这个问题。 官方给的解决思路： Solution To work around this issue you will need to edit the IODELAY_GROUP constraint in HDL and over-ride it with XDC constraints. To ed
IDELAYCTRL 模块 位置约束
zxb3558493的博客
05-12 1万+
研究了几天问题基本解决了。 IDELAYCTRL 模块是为IDELAY模块服务的。DDR2中的u_iodelay_dq_ce用到了IDELAY模块，也就需要相应的IDELAYCTRL。但在改变约束文件里的IO loction时，它的位置约束要手动更改。 我是利用planahead来确定IDELAYCTRL的loction的。 在device的视图中，找到约束文件中所定义的IDELAY的位置，
VIVADO调用MIG产生DDR3时实例化遇到的问题以及解决方法
yt15751004322的博客
08-01 1万+
1.[Place 30-51] IDELAYCTRL elements have been found to be associated with IODELAY_GROUP ‘DDR3_IODELAY_MIG0’, but the design does not contain IODELAY elements associated with this IODELAY_GROUP. 问题解析：这...
vivado IODELAY_GROUP
cckkppll的博客
07-24 2037
vivado IODELAY_GROUP
[DRC PLIDC–3]IDELAYCTRLs in same group have conficting coonnect
m0_62969668的博客
08-04 1539
解决:工程里同一个采集模块调用了俩次，在顶层给的复位信号不同导致的，将复位信号改统一后即可。
Aurora的工程化问题解决方案
weixin_43728345的博客
10-11 3104
​本文主要阐述Aurora协议在多通道例化上的应用问题，以及针对实际硬件的GTH通信质量较差（ibert眼图测试），如何继续利用Aurora的均衡模式补救，已达到正常通信的标准。
vivado IDELAY原语使用
weixin_48027403的博客
03-13 3475
介绍：vivado iodelay可以调整输入FPGA IO信号的延时，集成在芯片IOB内部以ps为单位。适用于外部输入信号时钟和数据由于走线延时不等长导致的不同步，可以通过给时钟或者数据加idelay单元，使得时钟能稳定的采集到数据。
DDR IP多个例化
msrgr的专栏
10-24 3056
XILINX FPGA型号：xc7k325t  ffg900-2 工具版本：vivado 2016.4 DDR3：芯片数据位宽16bit，DDR工作频率533M； 需求是例化两个DDR3的控制器；每个控制器的数据位宽32bit， 1）  问题描述： 例化1个DDR3控制器，然后在顶层调用两次使用；在编译时报错如下： [DRC 23-20] Rule violation (PLIDC-3...
XILINX K7 DDR3引脚验证总结
Duncan_Lv的博客
09-24 1万+
最近做了一个FPGA引脚验证，搞的很不顺利，各种坑人的问题，在这里分享一下遇到的问题和解决方法；希望能帮到大家。如果有问题欢迎交流，QQ1823167315 先介绍背景 XILINX FPGA型号：xc7k325t  ffg900-2 工具版本：vivado 2016.4 DDR3：芯片数据位宽16bit，DDR工作频率533M； 需求是例化两个DDR3的控制器；每个控制器的数据位宽32
[DRC PDRC-34] MMCM_adv_ClkFrequency_div_no_dclk: The computed value 1400.000 MHz (CLKIN1_PERIOD, net
nature_forest的博客
07-06 1万+
综合过了，implement时报这个错，找了半天原因，最后理解了下，大概意思是我给的时钟太快了，超过了最大值，将100M的时钟改成了50M，错误就消失了。但有一个疑问就是cameralink发送图像的输入时钟连100M都不可以吗？估计有些限制或者参数我没设置对吧。 ...
DM8168 CameraLink 视频噪点问题解决
weixin_33910434的博客
06-03 311
    几天前写过FPGA採集LVDS视频(噪点去除)，当时的情况是CameraLink视频出现了非常多噪点，不堪入目，硬件方面没有找到毛病，仅仅能是用硬件描写叙述语言对採集前端的FPGA又一次进行了处理，效果上有所改善，实际上是自己在骗自己，硬件上有缺陷，视频数据源不准确的情况下，怎么处理都不太可能达到完美的效果。当时分析了四个可能性： ①DS90CR288解串芯片供电不足。 ②差分...
selectio(serdes)
msrgr的专栏
10-25 5376
目录 1.1 clock 1.1.1  byte clock 1.1.2 master device clock 1.1.3 slave device clock 1.2 reset 2. IODELAY 2.1 IODELAY 2.2 IDELAYCTRL 2.3 REFCLK、 TAP 3. Bitslip 4. 相位 相比于源同步接口，SerDes的主要特点包括： ...
[Place 30-150]错误或者[Place 30-99] Placer failed with error: 'IO Clock Placer failed' Please re时钟问题解决方法
热门推荐
Kevin
08-21 1万+
[Place 30-150] Sub-optimal placement for an MMCM-BUFG component pair. If this sub optimal condition is acceptable for this design, you may use the CLOCK_DEDICATED_ROUTE constraint in the .xdc file to ...
Win8/Win8.1/Win10下Vivado例化MIG报错的解决办法
我的博客
12-24 7848
Win8/Win8.1/Win10例化MIG报错的解决办法如果你的系统是Win7那应该没问题，但如果是Win8、Win10的话，新建工程后例化MIG核的时候会报一个类似上图所示的错误：“Failed to generate IP ‘*‘. Failed to generate ‘Custom UI’ outputs:”。我在Win10上遇到过这个问题，只能理解为Vivado有bug或者Win7之后的
【Django快速开发实战】（30~51）使用Django创建一个基础应用：职位管理系统
Season 优快云博客
11-30 6772
30 | 遗留系统集成：为已有系统数据库生成管理后台 流程说明：为已有数据库生成管理后台 创建项目和应用 创建新项目 django-admin startproject empmanager 创建新应用 django-admin startapp candidates 编辑settings.py的数据库配置 DATABASES = { 'default': { 'ENGINE': 'django.db.backends.sqlite3', 'NAME':
set_property IODELAY_GROUP grp_bank12 [get_cells {idelayctrl_bank12 idelay_inst*}] set_property IODELAY_GROUP grp_bank13 [get_cells {idelayctrl_bank13 idelay_inst*}]请解释这部分代码的各个部分含义
最新发布
04-03
<think>好的，我现在需要帮助用户解释他们提供的Xilinx约束代码的含义。用户给出的代码是： set_property IODELAY_GROUP grp_bank12 [get_cells {idelayctrl_bank12 idelay_inst*}] set_property IODELAY_GROUP grp_bank13 [get_cells {idelayctrl_bank13 idelay_inst*}] 首先，我需要回忆一下Xilinx FPGA中IODELAY_GROUP的作用。IODELAYCTRL是用于管理输入输出延迟的模块，每个IODELAYCTRL需要参考时钟来校准延迟单元。在7系列FPGA中，每个Bank的IDELAYCTRL必须与同一组的IODELAY和OSERDES等模块在同一个IODELAY_GROUP中，以确保它们共享相同的参考时钟。 接下来，用户提供的代码中的每个部分需要分解。首先是set_property命令，这是Xilinx约束文件中常用的设置属性的命令。IODELAY_GROUP是属性名称，后面跟着组名grp_bank12和grp_bank13。然后是用get_cells获取的单元列表，包括IDELAYCTRL实例和可能的IDELAY实例。 需要解释每个参数的具体含义。例如，grp_bank12是用户定义的组名，用于逻辑分组。get_cells部分则是选择需要加入该组的单元，这里idelayctrl_bank12是IDELAYCTRL模块的实例名，而idelay_inst*可能代表该Bank下所有的IDELAY实例。通配符*表示匹配多个实例，这样可以将同一组的所有相关模块归入同一个IODELAY_GROUP。 然后，需要说明为什么需要这样的设置。因为同一IODELAY_GROUP中的模块必须共享相同的参考时钟，这确保了时序校准的一致性。如果不正确设置，可能导致校准失败或时序错误。 可能用户的问题背后是想确保他们的约束正确应用，或者遇到了相关的问题，比如IDELAYCTRL未就绪的情况。因此，解释代码的同时，也需要强调正确设置的重要性，以及如何验证这些约束是否生效，比如通过检查生成的报告或使用Vivado工具进行验证。 还需要考虑用户可能的后续问题，比如如何命名组、通配符的使用注意事项，或者如何处理多个Bank的情况。这时候应该给出一些实际例子，或者指向官方文档，帮助用户进一步理解。 最后，确保解释清晰，结构合理，分点说明每个部分的作用，并举例说明实际应用中的情况，这样用户能够更好地理解和应用这些约束到他们的设计中。</think>在Xilinx FPGA设计中，`IODELAY_GROUP` 是一种关键的约束属性，用于将 **IDELAYCTRL** 模块与其控制的 **IDELAY/ODELAY** 模块绑定到同一组。以下是对代码的逐部分解析： --- ### **1. 代码结构** ```tcl set_property IODELAY_GROUP grp_bank12 [get_cells {idelayctrl_bank12 idelay_inst*}] set_property IODELAY_GROUP grp_bank13 [get_cells {idelayctrl_bank13 idelay_inst*}] ``` 每行代码分为以下核心部分： - **`set_property`**：TCL命令，用于设置硬件属性。 - **`IODELAY_GROUP`**：属性名称，定义延迟控制组。 - **`grp_bank12`** / **`grp_bank13`**：用户自定义的组名。 - **`[get_cells {...}]`**：选择目标硬件单元（如IDELAYCTRL和IDELAY实例）。 --- ### **2. 关键参数含义** #### **(1) `IODELAY_GROUP`** - **作用**： 将同一Bank的 `IDELAYCTRL` 控制器与其关联的 `IDELAY`/`ODELAY` 模块绑定到同一组，确保它们共享**相同的参考时钟**和**校准基准**。 - **必要性**： Xilinx要求每个 `IDELAYCTRL` 必须与它控制的延迟模块处于同一组，否则会导致校准失败（`RDY` 信号不拉高）。 #### **(2) `grp_bank12` 和 `grp_bank13`** - **命名规则**： 用户自定义的组名，需满足以下条件： - 同一组内所有单元必须属于**同一时钟域**。 - 不同组的名称需唯一（例如分属不同Bank时）。 #### **(3) `[get_cells {idelayctrl_bank12 idelay_inst*}]`** - **功能**： 通过通配符 `*` 选择以下硬件单元： - `idelayctrl_bank12`：IDELAYCTRL模块的实例名（例如Bank12的控制器）。 - `idelay_inst*`：所有名称以 `idelay_inst` 开头的IDELAY模块实例（例如 `idelay_inst0`, `idelay_inst1`）。 - **匹配逻辑**： `*` 表示通配符，匹配任意字符组合，用于批量绑定同一Bank下的多个IDELAY模块。 --- ### **3. 物理意义与设计规则** #### **(1) 同一组的物理约束** - **参考时钟一致性**： 同一 `IODELAY_GROUP` 内的所有模块必须使用**同一参考时钟**（即 `IDELAYCTRL.REFCLK` 的时钟源）。 *示例*： - `grp_bank12` 中的 `IDELAYCTRL` 和所有 `IDELAY` 必须由 `refclk_bank12` 驱动。 - `grp_bank13` 中的模块则由 `refclk_bank13` 驱动。 #### **(2) 跨组隔离** - **禁止交叉绑定**： 若某 `IDELAY` 模块的输入/输出信号位于Bank12，则其必须属于 `grp_bank12`，不可分配到 `grp_bank13`。 *违反此规则将导致时序错误*。 --- ### **4. 实际应用示例** #### **(1) 场景描述** 假设设计中有两个Bank（Bank12和Bank13），每个Bank包含： - 1个 `IDELAYCTRL` 实例（`idelayctrl_bank12` 和 `idelayctrl_bank13`）。 - 多个 `IDELAY` 实例（`idelay_inst0`, `idelay_inst1` 属于Bank12；`idelay_inst2`, `idelay_inst3` 属于Bank13）。 #### **(2) 约束代码** ```tcl # Bank12的组绑定 set_property IODELAY_GROUP grp_bank12 [get_cells {idelayctrl_bank12 idelay_inst0 idelay_inst1}] # Bank13的组绑定 set_property IODELAY_GROUP grp_bank13 [get_cells {idelayctrl_bank13 idelay_inst2 idelay_inst3}] ``` - **等效简写**： 使用通配符 `*` 可简化代码（假设命名规则明确）： ```tcl set_property IODELAY_GROUP grp_bank12 [get_cells {idelayctrl_bank12 idelay_inst*}] ``` --- ### **5. 验证与调试** #### **(1) 检查约束生效** 在Vivado中运行以下命令： ```tcl report_property [get_cells idelayctrl_bank12] # 查看该实例的IODELAY_GROUP属性 report_iodelay_groups # 列出所有已定义的IODELAY_GROUP及其成员 ``` #### **(2) 常见错误** - **错误1**：未将 `IDELAY` 分配到正确的组。 **现象**：`IDELAYCTRL.RDY` 不拉高，或延迟值校准异常。 - **错误2**：同一组内混用不同参考时钟。 **现象**：时序报告显示跨时钟域路径偏移过大。 --- ### **6. 总结** - **代码核心目的**：确保 `IDELAYCTRL` 与其控制的 `IDELAY` 模块共享同一参考时钟和校准基准。 - **关键规则**： 1. 同一 `IODELAY_GROUP` 必须对应单一Bank和单一参考时钟。 2. 组名需唯一且与物理Bank对应。 - **设计建议**： - 使用通配符 `*` 简化代码（需保证命名一致性）。 - 在约束文件中显式声明所有 `IODELAY_GROUP`，避免依赖工具自动推断。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值