37、利用性能进行处理器硬件认证技术解析

利用性能进行处理器硬件认证技术解析

1. 处理器微架构特性对性能的影响

• 分支预测 ：分支预测的准确性对处理器性能至关重要。不同架构设计在算法、大小和组织上采用独特的分支预测器。对于难以预测的分支流，不同预测器可能产生显著不同的正确和错误预测轨迹，进而导致不同的取指轨迹。因此，逐周期记录取指指令能揭示处理器中推测执行的实现方式。
• 乱序执行 ：现代处理器为了最大化性能，允许每个周期以乱序方式调度多条指令。不同处理器架构在支持乱序执行的具体机制上存在差异，这取决于存储等待指令的缓冲区大小、加载操作的推测重排序策略等。跟踪调度的指令可以揭示每个处理器独特的乱序执行机制。
• 缓存 ：缓存通过将最近使用的数据靠近处理核心来提高性能，使数据能够更快地被访问。缓存的设计参数对指令和数据访问的延迟有显著影响。缓存命中和未命中的轨迹会因缓存的大小和组织方式而有很大差异，这些差异反映在处理器流水线的取指和发射指令的轨迹中。缓存命中会导致获取新指令并释放加载/存储队列中的空间，而未命中则可能导致流水线停顿或出现空闲槽。

2. 校验和计算

为了综合考虑各种微架构机制的影响，校验和计算包含了每个周期的取指和调度指令。虽然校验和可以包含每个流水线阶段的更多细节，但研究发现，取指和调度指令（加上周期计数）几乎能捕捉到任意两个处理器设计之间所有可能的微架构差异。
- 硬件扩展 ：现代超标量处理器会增加校验和单元来监控取指和调度指令，并配备哈希引擎。对于MSF校验和，每个取指和调