clock IP使用 50M倍频至220M

本文详细介绍了如何在 Xilinx 设计环境中实现使用 DCM IP Core 产生 220MHz 的输出频率,包括新建工程、添加 IP 文件、设置输出频率及 IP 例化等关键步骤。特别注意了 XILINXDCM 的 reset 信号特性和硬件 reset 按钮的连接方式。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1.  新建工程,添加top module代码

`timescale 1ns / 1ps

module C200Module(
clkin,rstin,
clkfx_out,clkin_ibufg_out,clk0_out,clk2x_out,locked_out
    );
	 
input clkin;
input rstin;

output clkfx_out;
output clkin_ibufg_out;
output clk0_out;
output clk2x_out;
output locked_out;

endmodule


2.  添加DCM IP core

    2.1  Design窗口,右键项目,选择New Source

    2.2添加IP文件

         勾选下图中Add to Project选项,可以自动将设置的IP添加进工程

下面特别注意:输入频率自己填写;如要产生任意比例的输出,CLKFX必须勾选。其它可以选择默认值。

在这一步设置输出频率

 

3.  设置的DCM例化

     完成上面步骤之后,工程文件可见已添加的IP

点击IP文件,在下面Process窗口可见如下内容

分别双击View HDL Source和View HDL Instantiation Template,可以产生之前生成IP的例化和source core

在top module中添加IP例化代码

my_dcm instance_name (
    .CLKIN_IN(clkin), 
    .RST_IN(rstin), 
    .CLKFX_OUT(clkfx_out), 
    .CLKIN_IBUFG_OUT(clkin_ibufg_out), 
    .CLK0_OUT(clk0_out), 
    .CLK2X_OUT(clk2x_out), 
    .LOCKED_OUT(locked_out)
    );

其中,CLKFX_OUT对应着倍频后的220M输出

 

完整项目截图如下:


注意:XILINX DCM的reset信号,好像是高有效,所以要根据外面硬件的reset按钮实际情况,用原样或取反输入DCM的reset信号。

 

       

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值