5、高速过采样模数转换器技术解析

高速过采样模数转换器技术解析

1. 时间交织ΔΣ调制器

在高速应用中，ΔΣ调制器的设计面临着诸多挑战，尤其是在需要低过采样率（OSR）的情况下，设计的选择变得有限。时间交织（TI）是一种实现并行转换器的简单方法，它本质上是一种时分复用方案，通过让一组单个转换器在不同时刻进行时钟操作来实现并行。然而，由于ΔΣ调制器的递归性质，简单地应用时间交织并行性并非易事。

简单的TI应用于ΔΣ调制器时，无论调制器的阶数如何，每增加一倍的转换器数量，信噪比（SNR）会提高3dB。为了克服这个问题，人们设计了不同的并行调制器方案，主要可分为三类：频分复用（FDM）、码分复用（CDM）和时分复用（TDM）。

TDM可以通过块数字滤波理论来实现。块数字滤波的原理是将一个具有传递函数H(z)的线性时不变（LTI）单输入单输出系统（SISO）转换为一个具有传递函数W(z)的等效多输入多输出系统。块滤波器的内部电路可以并行运行，并且运行速率降低为原来的1/M。例如，对于M = 2的ΔΣ调制器，使用这种转换可以使内部调制器在相同分辨率下以半速运行，或者在相同速度下提高分辨率。

以二阶、时间交织因子M = 2的CIFB ΔΣ调制器为例，它展示了块数字滤波在设计真正的时间交织ΔΣ调制器中的应用。但在时间交织调制器中，运算放大器的直流偏移是一个问题，因为两个分支之间的偏移差异会导致调制器不稳定。图10中所示的k因子用于处理这个问题，降低交叉耦合系数可以让每个并行ΔΣ调制器有更多的控制权，从而使负反馈回路能够进行调整以维持直流稳定性。然而，将k从1减小会修改信号传递函数（STF），并导致信号频带内的量化噪声增加，从而降低信噪比（SQNR）。因此，k的选择是调制器能够容忍的偏移值和可实现的SNR之间