vcs simulator profile

原创 已于 2023-08-09 19:11:38 修改 · 7.3k 阅读 · 46 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#simulator

于 2020-09-02 10:37:03 首次发布
本文介绍如何使用VCSsimulationprofile工具分析子模块仿真时间及内存消耗。通过特定编译与仿真选项，收集并生成报告，深入理解设计瓶颈，优化仿真效率。

VCS simulation profile 工具有助于分析子模块仿真时间或是内存消耗状况， 对仿真时间特别长或者消耗内存特别大的案例， 借助于工具可以清楚地看到整个TB下面模块，instance或者DPI/PLI消耗的资源百分比。

1： 编译选项
在VCS编译设计和TB的时候加入下列选项
  
 

-lca -simprofile

编译结束后仔细检查编译的Log， 确认选项已经参与编译过程。
2:仿真选项 
 

-simprofile [mem/time/noprof]

mem : 仿真过程收集服务器内存消耗状态
time： 仿真过程收集设计和TB内各个模块仿真时间消耗状态。 <
最低0.47元/天 解锁文章
[VCS]VCS编译及仿真时间分析及加速方法
元直的博客
07-06 1万+
本文介绍了VCS仿真工具中编译和仿真时间的分析方法及优化策略。首先阐述了使用-simprofile选项生成profileReport.html报告来定位时间消耗点的方法。其次提出了三种优化方案：优化resource_db/config_db使用wildcard、减少debug选项的影响、选择性dump fsdb波形。重点讲解了VCS checkpoint机制，详细说明了其保存/恢复仿真状态的功能、使用方法、与restart的区别，以及如何通过选择性保存、压缩、SSD存储等方式提升效率。最后提出将checkp
CANoe-Simulation Setup简介
jasonj333
06-01 6726
在CANoe的Simulation Setup中，整个系统以图形化的方式显示网络、设备和所有网络节点，可以用CANoe硬件设备连接多路网络总线，同时在CANoe软件上创建所有的总线通道，包括LIN、CAN和Ethernet等，在每条总线上，可以添加多个网络节点或各类型的测试模块，方便测试 在总线上右击添加网络节点或测试模块 Network Node 在总线上添加网络节点，也就是ECU节点，也可以叫仿真节点 Network Node的用途有哪些？ 首先需要明确的是，只要CANoe工程一运行，所有的.
Verilog Compiler Simulator(VCS)仿真指南
04-27
详细的介绍了VCS的仿真过程，对于想学习verilog综合软件的人来说，这是一个不过说明文档。
Vivado 2021.2版本与VCS/Verdi 2018版本联合仿真
houzi6320的博客
09-08 1万+
Vivado和VCS仿真
[vcs option] +prof -simprofile
weixin_30830327的博客
08-15 1366
+prof will be replaced by -simprofile in new release of VCS. compile time option. whit it, VCS generates a vcs.prof file during simulation, which contains a profile of the simulation in termss of CPU...
vcs仿真时间分析
qq_41696485的博客
06-26 466
分析仿真时间：需要同时加cmp选项 -lca -simprofile与仿真选项 -simprofile time 即可产生vcs仿真时间的分析文件profileReport.txt文件，可以直接用gvim打开，里面有各个模块的仿真时间占比。分析仿真内存：需要同时加cmp选项 -lca -simprofile与仿真选项 -simprofile mem 即可产生vcs仿真时间的分析文件profileReport.txt文件，可以直接用gvim打开，里面有各个模块的仿真时间占比。
VCS基本操作命令
热门推荐
Grady
01-17 2万+
FBI Warning：一切以vcs user guide为准。 1、VCS仿真流程 Step1: Compliation Verilog Code （cpu.v）—— simv （Simulation Executable） Step2: Simulation simv —— FSDB Files （VPD Files / VCD Files） 后续可以用Verdi Debug。 2、VCS仿真模式 2.1 vcs仿真的2个步骤： 代码编译：如 vcs cpu.v 仿真运行：如 simv 或者通过-R选项
VCS仿真性能优化
HelloQili的博客
12-23 2733
1 热点分析 编译选项 -simprofile 1.Compile your design using the -simprofile compile-time option.Important:If this is not the first compilation of your design, delete the csrc and simv.daidir directories and simv executable file before this step. Incremental compil
VCS Simulator
08-20
VCS 模拟器，不需要安装真正的VCS软件，避免了高门槛，可以用来模拟资源组添加，删除，资源添加删除，on/offline等，更多操作，等你发现。
【VCS】Unified Simulation Profiler使用
MangoPapa
07-28 7210
VCS unified simulation profiler用以分析仿真过程中DUT/TB各部分的CPU、Memory使用情况，可用于优化验证环境，缩短仿真耗时或mem消耗。具体可参考vcs_ug Chapter 6 The Unified Simulation Profiler。 编译选项加 `-simprofile` 仿真选项加 `-simprofile time`或`-simprofile mem`，time和mem不能同时加。 case 跑完后仿真目录下有profileReport.html.
VCS_Runtime_Profiler_Demo.rar
07-13
VCS_Runtime DEMO
VCS-verilog compiled simulator
08-09
ic design 学习的必备说明，VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式;使用的步骤和modelsim类似,都要先做编译,在调用仿真. Vcs包括两种调试界面:Text-based:Command Line Interface(CLI) 和 GUI-based(VirSim);仿真主要的两个步骤是编译,运行: >vcs design.v
vcs -simprofile
最新发布
07-17
- 引用[2]：VCS simulation profile工具分析模块时间和内存消耗，编译时加入选项。 - 引用[3]：提到`-pcmakeprof`选项，编译时打印时间，以及`debug_access`选项的影响。 用户意图是使用VCS的`-simprofile`选项进行...
vcs仿真ip、
03-08
对于VCS（Verilog Compiler Simulator），这是一种广泛使用的硬件描述语言模拟器，支持多种类型的仿真需求。 #### 配置环境准备 为了能够在Linux环境下顺利使用VCS对特定IP核进行仿真测试，需先完成一系列准备工作...
vcs编译选项--不常用
qq_40571921的博客
03-24 3453
值得说明的是，glitch 对 design 是非常不好的，需要规避，设计代码中应该具有检查 glitch 的机制”需要添加仿真选项：+fsdb+glitch=0。默认情况是没有expand delta；1）如何查看波形的毛刺（glitch）2）查看仿真的time_slot过程；仿真选项：+fsdb+delta。参考：公众号：IC学社。参考：公众号：IC学社。
数字IC设计工具教程——VCS(lab1 VCS Simulation Basics)
夏风喃喃的博客
04-29 5716
数字前端仿真工具VCS教程
VC使用的文章（转）
Exist is true
07-21 922
VC补遗之Profile篇 　作者: 晨光（Morning） 关键字: VC　 Profile　性能优化　 来源: 原作 【声明】如需复制、传播，请附上本声明，谢谢。原文出处：http://morningspace.51.net/，moyingzz@etang.com 　　 (续篇) Profile的作用 　　帮助你分析并发现程序运行的瓶颈，找
Synopsys VCS工具介绍
weixin_53381817的博客
10-19 5314
VCS全称为Verilog Compiled Simulator。
VCS总结
punkchang88的博客
08-26 4919
verdi dump dump 二维数组 $fsdbDumpMDA(<level>,<path>); $fsdbDumpMDA的第一个参数是dump的层级，第二个参数为需要dump层级的Hierarchy，上面的例子，第一个参数取值不同，需要dump的内容也不同。 0: 当前级及其下面所有层级，如top.A, top.A.a，所有在top下面的多维数组均会被dump 1: 仅仅dump当前组，也就是说，只dump top这一层的多维数组。 VCS compile options -
vcs simulator option
09-09
VCS模拟器的选项有很多。根据引用和引用的信息，以下是一些VCS模拟器的选项: 1. ModelSim/Questasim (Mentor) 2. VCS (Synopsys：Verilog Compiler Simulator) 3. NCsim (Cadence：Incisive Enterprise Simulator的core simulation engine) 4. VCS_MX: mixed hdl仿真器，支持vhdl verilog sv的混合仿真 5. 创建静态链接的仿真可执行文件(simv)，可以使用"-o <simname>"选项给仿真可执行文件重新命名 6. 使用"-debug_acc all"选项启用源代码行调试 7. 使用"-l <logfile>"选项创建运行时日志文件 8. VCS模拟器支持OVI标准的Verilog HDL语言、编程语言接口PLI和标准延时格式SDF 9. VCS具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段的仿真 10. VCS集成了Virsim图形用户界面，提供了模拟结果的交互和后处理分析 总结起来，VCS模拟器提供了多种选项和功能，可以在不同阶段的设计过程中进行仿真和验证。<span class="em">1</span><span class="em">2</span><span class="em">3</span><span class="em">4</span>
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值