博客

原创 system c 和verilog 联合仿真问题记录

本文分享了SystemC和Verilog联合仿真过程中遇到的典型问题及解决方案。主要流程为以Verilog为顶层，SystemC作为参考模型通过TLM2 socket通信。重点解决了"无法读取SystemC数据库"报错问题，发现将子sc_module在构造函数中声明可消除该错误。作者通过调试发现代码更新后出现该问题，虽然找到了临时解决方法，但对根本原因仍存疑问，希望有经验者能进一步解释。该案例为SystemC-Verilog联合仿真提供了实用参考。