FPGA通过ODDR设置SPI时钟为模式0或模式2

模式0：.INIT(1'b0) ，                .D1(1'b0),     .D2(1'b1), 

  ODDR #( .INIT(1'b0), .DDR_CLK_EDGE("OPPOSITE_EDGE"), .SRTYPE("SYNC") ) 
         XLXI_6 (.C(clk), 
                .CE(ddrce), 
                .D1(1'b0), 
                .D2(1'b1), 
                .R(1'b0), 
                .S(1'b0), 

                .Q(SPI_SCLK));

模式2：.INIT(1'b1) ，                .D1(1'b1),     .D2(1'b0), 

  ODDR #( .INIT(1'b1), .DDR_CLK_EDGE("OPPOSITE_EDGE"), .SRTYPE("SYNC") ) 
         XLXI_6 (.C(clk), 
                .CE(ddrce), 
                .D1(1'b1), 
                .D2(1'b0), 
                .R(1'b0), 
                .S(1'b0), 
                .Q(SPI_SCLK));