22、嵌入式系统虚拟原型设计与未来展望

嵌入式系统虚拟原型设计与未来展望

1. 虚拟原型设计概述

虚拟原型设计在嵌入式系统开发中扮演着重要角色。通过将HAL组件集成到软件栈中，针对目标处理器进行交叉编译，并确定最终的内存映射，能够构建出虚拟原型。利用指令集模拟器（ISS）可以对软件二进制文件进行验证，例如在不同架构上执行不同的应用程序，像在1AX架构上运行令牌环应用程序、在Diopsis RDT架构上运行Motion JPEG应用程序以及在Diopsis R2DT架构上运行H.264编码器应用程序。

2. FPGA执行的特点

FPGA在虚拟原型设计中具有独特的优势。其速度快，并且具备设计所需的实际I/O单元，这使得在系统内进行设计测试成为可能。测试人员可以将FPGA开发板连接到目标系统，或者在准备好的目标PCB上进行测试。这种测试方式能够消除对测试用例是否真正反映设计运行环境的疑虑，还能发现与I/O相关的问题，如电气问题、信号完整性问题或高速串行协议的不兼容性等。然而，基于FPGA执行的主要缺点是信号可见性较差。在仿真环境中，所有信号都可以轻松观察和访问，但在FPGA上执行时却并非如此。

3. H.264应用实例

以H.264编码器在Diopsis R2DT架构上的虚拟原型为例，如图所示，该架构上运行着三个最终的软件栈，每个处理器对应一个。HAL库被包含在每个特定CPU的软件栈中。

在ARMTDMI - S和ARM926EJ - S处理器上执行H.264编码器应用程序（主配置文件，QCIF视频分辨率）时，结果显示在单任务模式下，在运行频率为200 MHz的ARM9 CPU上，H.264编码器编码一个P帧大约需要30兆周期，编码一个I视频帧需要16兆周期