前言
书接上文:https://blog.youkuaiyun.com/moon9999/article/details/96614319
目前我们已经进化到0.2形态了,简单来说verilog代码层面已经没有我们不会的了(哈哈( ̄▽ ̄)"),如果还有不会的那就是自己的问题哈。那么接下来我们需要建立模块思维。
简单来讲,一个芯片是由若干多层级大大小小的模块构成,每个模块根据输入给出信号输出完成自己的功能,模块间通过互连和调用进行配合最终实现整体的功能。说句实在话,模块划分是个技术活,我觉得只有到架构师层次还能拍下来,划分不好不仅会影响芯片功能实现,还可能会严重拖延项目进度,还有可能几个设计人员打起来。。。
当然作为刚入门的渣渣,我们不用考虑这么多,假设别人就是把一个功能点以模块的形式给了我们,接下来我们开工。
模块化思维
任务描述
给芯片做个万年历记录下芯片工作了多少年了,责任重大,以后查询一款芯片什么时候开始工作的就靠你这个功能了ÿ