Quartus进行D触发器仿真

1、试验目的

在 Quartus中自己用门电路设计一个D触发器，并进行仿真，时序波形验证； 在 Quartus
中直接调用一个D触发器电路，进行仿真，时序波形验证，与2做比较； 在 Quartus
中用Verilog语言写一个D触发器，进行仿真验证，与3做比较；

2、试验器材或软件

Quartu18.1

3、了解D触发器

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。

D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。

对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等等。

D触发器的时序图

4、创建项目

点击File->New Project Wizard

来到创建向导中，点击next继续

选择项目路径和名称，点击next

我们这里创建一个空项目，点击next

这里是添加文件，由于我们这里还没有写文件，所以就先跳过这里，点击next

选择芯片，我们这里学习的芯片是cycloneIVE系列的EP4CE115F29C7。点击next

然后就直接next，finish完成项目文件的创建

5、通过门电路实现D触发器

File->New，来到如下界面，并选择框中的选项：

进入绘制电路图的界面，

实现D触发器需要4 个二输入与非门（nand2），1 个非门（not），2个输入管脚（input）和2个输出管脚（output），我们通过这些器件的关键字进行搜索，点击OK就可以进行进行放置了。

当不想放置时，可以再次点击刚才的按钮结束放置

最后将电路图连接为如图所示（仅供参考）

然后进行保存（Ctrl+S），然后点击按钮进行编译。如果没有报错就进行下一步

编译成功之后还可以通过Tool -> Netlist Viewers -> RTL Viewer来看见我们连接的电路图

6、波形图

从File中选择New，然后选择University Program VWF，进入如下界面：

然后双击左侧的空白


先点击List，再点击’>>'，然后OK

在这里我们将管脚的名称分别修改为CP，D，Q，~Q

修改高低电平


还可以通过下面的这种方式进行高低电平修改

仿真结果：在下一个上升沿改变状态。

7、直接调用D触发器

关键词：DFF
依照上面步骤创建项目，并创建一个电路图，直接调用D触发器（DFF）

然后进行编译，按之前的实验一样操作，查看仿真波形：

8、使用Verilog语言生成D触发器

新建一个项目，然后File->new->Verilog HDL

在文件中写入如下代码：

//module的名称要与文件名一致
module D2(D,CLK,Q);
    input D;
    input CLK;
    output Q;

    reg Q;

    always @ (posedge CLK)//我们用正的时钟沿做它的敏感信号
    begin
        Q <= D;//上升沿有效的时候，把d捕获到q
    end
endmodule

然后编译文件，成功之后进入到Tool -> Netlist Viewers -> RTL Viewer，查看电路是否是D触发器的样子

然后进行仿真，和之前的步骤一样