- 博客(6)
- 收藏
- 关注
RSS订阅原创 FPGA开发笔记-TestBench的编写(入门)
使用Quartus&Modelsim联合仿真时，需要自行编写TestBench来产生激励信号，下面进行简要的介绍。对于2选1数据选择器，其verilog代码如下：module mux21( input a,b,c, output y; assign y=(a&~c)|(b&c);endmodule编写对应的testbench如下：`timescale 100ns/1ns //设置仿真时间/仿真精度module ...
2021-08-20 21:45:05
2035
原创 FPGA开发笔记-Verilog入门
目录一、3种描述方式1、结构描述（类似原理图输入）2、数据流描述（布尔代数）3、行为描述（描述电路的功能或行为）二、经典组合电路、时序电路代码示例1、组合电路2、时序电路(1)同步复位的D触发器(2)异步复位的D触发器3、过程中的两类赋值语句注意元件的命名规范：同一层次内不能重名，不同层次之间也不能重名！一、3种描述方式1、结构描述（类似原理图输入）即直接描述硬件的端口连接情况，以2选1数据选择器为例，代码如下：module mux21(a,b,
2021-08-20 21:12:10
923
原创 FPGA开发笔记-Quartus II入门
一、基本操作(原理图输入)1、新建工程：New->new project(设置工程路径、顶层实体名等)2、原理图输入：New->block diagram->save3、分析与综合：Analysis&synthesis4、波形文件-功能仿真：New->university program VWF->node finder->list->simulation(option)(functional)5、绑定硬件、全编译：Assign
2021-08-20 20:26:15
1904
原创 嵌入式开发笔记-Arduino UNO入门
基本流程：[新建]/[打开]->编程->[验证]并[保存]->[上传]（即程序烧写）常用函数1、setup()--在程序运行一开始就调用，执行一次，通常是进行初始化2、loop()--主函数，不断循环调用，将主逻辑写在 loop中即可3、pinMode(pin, mode)--定义数字管脚的输入/输出，--pin：0~13，对应 14 个数字管脚；mode："INPUT"/"OUTPUT"/"INPUT_PULLUP"4、digitalWrite(pin, va
2021-08-20 20:15:04
730
原创 嵌入式开发笔记-CCS平台-MSP432
注意事项1、使能中断的单位是端口，因此无法做到只使能端口的某个引脚的中断而不使能该端口的其他引脚。所以如果一个端口有多个引脚是中断源，那么中断子程中应当增加语句，判断是哪一个中断源触发了中断。2、中断子程不能传入参数、不能有返回值，应当是简短、高效的（在中断中做浮点运算、printf等操作是不明智的）。3、条件表达式(<表达式1>?<表达式2>:<表达式3>)比if-else语句在优化方面更好。4、除非要利用溢出归零特性，否则循环变量一般使用无符号整型数(
2021-08-20 20:08:47
1035
原创 嵌入式开发笔记-STM32CudeIDE平台入门
目录〇、常用快捷键一、基本操作(示例)1.创建新项目2.相关配置（在ioc文件中）Part 1：Pinout & Configurations->Categories->System CorePart 2：Clock Configuration（时钟树）part 3：Project Managerpart 4：生成代码（方式3选1）3.编程、调试二、配置GPIO中断(示例)三、配置UART串行通信(示例)〇、常用快捷键Ctrl+7 ..
2021-08-20 19:55:42
1191
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人