浅谈OpenHarmony LiteOS-A内核之基础硬件——中断控制器GIC400-优快云博客

本文链接：https://blog.youkuaiyun.com/maniuT/article/details/139151196

一、前言

OpenAtom OpenHarmony（以下简称“OpenHarmony”）采用多内核架构，支持Linux内核的标准系统、LiteOS-A的小型系统、LiteOS-M的轻量系统。

其中LiteOS-A要求设备具备一定的处理能力，对比LiteOS-M，LiteOS-A支持以下特性：

(1)MMU支持：通过MMU支持内核态和用户态分离，支持虚拟单元；
(2)支持独立进程：调度对象分别为进程、线程；
(3)支持文件系统：包括虚拟文件和块设备等；
(4)支持更复杂的IPC：包括LiteIPC等；
(5)支持多核调度：支持双核MCU，支持双核调度；
(6)支持POSIX3接口：为APP开发提供更多帮助。

LiteOS-A内核特性都是建立在CPU硬件的基础上，而中断控制器在支持LiteOS-A内核的CPU中发挥着巨大的作用：它管理和控制可屏蔽中断并对可屏蔽中断进行优先权判定，减少CPU的负载，使得CPU更加专注于计算。

在嵌入式领域，ARM公司提供的芯片目前是市场的主流，OpenHarmony LiteOS-M内核目前支持的ARM公司的Cortex-M系列的芯片，而LiteOS-A内核支持的则是ARM公司功能更强大的Cortex-A/R系列的芯片，GIC是ARM公司给Cortex-A/R系列芯片提供的一个中断控制器，在移植OpenHarmony LiteOS-A内核到特定板子的实践中，我们遇到了很多GIC中断控制器相关的技术问题，所以需要深入了解ARM体系架构下GIC中断控制器的原理和使用方法，特此总结并共享给各位网友。

二、GIC控制器概述

1、GIC简介

GIC是ARM公司给Cortex-A/R核提供的一个中断控制器，类似Cortex-M中的NVIC。目前GIC有4个版本：V1_{V4：V1是最老的版本，已经被废弃了；V2}V4目前正在被大量地使用。GIC V2是给ARMv7-A架构使用的，比如Cortex-A5，Cortex-A7、Cortex-A9、Cortex-A15等，V3和V4是给ARMv8-A/R架构使用的，也就是64位芯片使用的。

GIC V2最多支持8个核。ARM会根据GIC版本的不同研发出不同的IP核，半导体厂商直接购买对应的IP核即可，比如ARM针对GIC V2就开发出了GIC400中断控制器IP核。注意，具体产品是GIC400，设计规范是V2。当GIC接收到外部中断信号以后汇报给ARM内核，但是ARM内核只提供四个信号给GIC来汇报中断情况：VFIQ、VIRQ、FIQ和IRQ，他们之间的关系如图所示：

在图中，GIC接收众多的外部中断，并对其进行处理，最终只通过四个信号报给 ARM 内核，这四个信号的含义如下：

● VFIQ: 虚拟快速 FIQ
● VIRQ: 虚拟外部 IRQ
● FIQ: 快速中断 IRQ
● IRQ: 外部中断 IRQ

2、GIC整体实现

下图左侧部分是中断源，中间部分是GIC控制器，最右侧是中断控制器向处理器内核发送中断信息。我们重点要看的是中间的 GIC 部分，GIC 将众多的中断源分为三类：
①SPI(Shared Peripheral Interrupt)，共享中断，即所有Core共享的中断，外部中断都属于SPI中断。比如按键中断、串口中断等，这些中断所有的Core都可以处理，不限定特定Core。

在图中，每个SPI设计是共享的，在SMP系统中每个SPI都需要连接一个线到各个CPU中。

②PPI(Private Peripheral Interrupt)，私有中断，GIC是支持多核的，每个核有自己独有的中断，需要指定的核心处理。

在图中，每个CPU都有属于自己的PPIs，对应关系是1对1。

③SGI(Software-generated Interrupt)，软件中断，由软件触发引起的中断，通过向寄存器GICD_SGIR写入数据来触发，系统使用SGI中断来完成多核之间的通信。

在图中，SGI是软件（软件运行在CPU上）触发，所以SGI中断源头是各个CPU上的应用，另外SGI和PPI一样，每个CPU都有属于自己的SGI，所以必须指定CPU。