FPGA入门-38译码器——基于国产GOWIN

1.原理

输入信号：a,b,c

输出信号：reg[7:0] out

内部逻辑：通过{a,b,c}的不同设置控制8位out口的其中一位置1

2.注意：

           1. 以always块描述的信号赋值，被赋值对象需为reg类型，如reg[7:0] out

           2. 位拼接{a,b,c…}，如{a,1b’0,b,c}拼接成一个4b’a0bc的4位值

           3. b:二进制；d:十进制； h:十六进制（如数字10：4b’1010;4d’10;4h’a）

3.源码 

    经测试无误源码如下：

//38译码器实现
module decoder_38(
    input a,
    input b,
    input c,
    output reg[7:0] out

);

//以always块描述的信号赋值，被赋值对象需位reg类型
//{a,b,c}：位拼接，变成了一个三位信号

//b:二进制；d:十进制； h:十六进制



//assign d= {a,1b'0,c,d}


always @(*)  beg