KS的博客

如果考虑一个五管差分对，会发现镜像零点带来的是左半平面零点（LHPZ）。考虑高频下，Cc几乎将第二级的输入和输出短接，原本在低频下，他们的极性是相反的，但是现在由于短接极性似乎被强迫为同相，这就造成了右平面零点。Razavi教授在他的CMOS模拟IC设计教科书中介绍了米勒补偿的两级放大器，这是一个很经典的结构，里面有很多问题可以分析。可以毫不过分地说，看一个人对模拟IC设计的理解水平，首先就应该问他对两级放大器的细节理解程度。现在考虑米勒补偿的两级放大器，单独看它的第二级就可以分析出零点是右半平面的。

finger指的是栅的数量，一般宽长比较大的时候会设置finger；multipler指的是MOS管数量，并联的MOS管数量。例如你设置沟道长度L=60nm，需要128um的沟道宽度W,显然你用一个栅是无法实现的，那么你就可以设置finger=32,W=4um，这样finger*W=128um就满足要求了。在上面基础上如果你Multipler设置为，那表示有两个这样的管子并联接在一起。

其中 RTL 是一种针对数字集成电路的高级抽象层次，在RTL.级中，设计者不再关注时序逻辑和组合逻辑的连接关系与数量，而仅仅描述寄存器至寄存器之间的逻辑功能，Verilog HDL 与VHDL 均为RTL的硬件描述语言。由于静态时序分析不依赖外部激励，且可以对全部设计进行穷举检查，因此静态时序分析是SOC设计流程中的一项重要步骤，在逻辑综合和布局布线后均需要进行静态时序分析以进行检查。在设计过程中的多个生骤均可利用BDA工具对设计的功耗进行分析，从而指导设计的技术选代。后仿真也被称为时序仿真、门级仿真。

直观上讲，数字电路和模拟电路的区别是两者处理信号种类的不同——数字电路通常用数字信号完成对数字量进行算术运算和逻辑运算，数字信号均需要进行采样、量化，形成离散的数值；而模拟电路通常处理连续变化信号，即模拟信号，这种连续通常不仅体现在时域上的连续，还体现在频域中的延伸。模拟电路通常利用晶体管具备对小信号进行放大的特殊作用；由于数字电路具备结构简单，稳定可靠与功耗较低的优点，同时数字信号具备抗干扰能力强的特点，因此数字电路已在计算机、数字通信、数字仪器及家用电器等技术领域中得到广泛的应用，并快速发展。

两个电路cascade 是指第一个的输出接到第二个的输入. 在cascode 结构中, 第一个电路是common source amplifier, 第二个电路是common gate amplifier. (以FET 为例)

它的题单从Wire变量这种很基础的语法开始 并且在给你题目的时候 还会给你详细的介绍和描述 总的来说 不论是新手还是老手都非常值得使用这个刷题网站 但是他也不是十全十美的 首先就是它不能提前看到官方题解 只有通过了题目才能看到官方题解 其次是它的题目描述和介绍都是全英文的 但其实所用到的英文词汇都是非常基础的 对通过了六级的各位相信不是难事。后续我会新开一个专栏用来发布HDLBits题库的答案 有需要的朋友可以关注一下。接下来给各位推荐的是最近新发现 并已经开始上手做题的网站——HDLBits。

Advanced Micro Devices Incorporated是半导体行业最大的公司之一。公司是半导体研发支出最高的公司之一。德州仪器公司是市场份额最高的半导体公司之一。英特尔公司是最大的半导体公司之一。该公司的 GPU 非常先进，是大多数可用生成式 AI 应用程序的支柱，包括 ChatGPT。台积电制造股份有限公司是半导体研发支出最高的公司之一。该中心旨在通过开发新的半导体技术来增强公司的研发能力。博通公司是半导体行业研发支出最高的公司之一。美光科技公司是市值最大的半导体公司之一。

相信很多人在学习集成电路领域的时候 都对MOS管的一些概念理解模糊 包括跨导 小信号模型 MOS管的增益和输出阻抗等 本文将从跨导的定义开始引入 最后总结一些常见MOS电路拓扑的增益我们知道MOS管的抽象模型其实可以这样理解：在栅极给MOS管一个电压 这个电压会使MOS管中有电流流过 那么衡量电压转化为电流的能力 我们称之为跨导 根据这个定义 我们可以写出跨导的表达式如下我们已知漏源电流在MOS管饱和区的表达式如下（不考虑沟道长度调制效应）因此求导后可得跨导的具体表达式如下。

故障模式与影响分析(Fault Modes and Effects Analysis，FMEA)：通过分析芯片可能出现的故障模式及其影响，有针对性地进行测试，提高测试效率。低温热测试(Low Temperature Hot Test)：测试芯片在低温环境下的工作稳定性，以及极限情况下的可操作性。辐射测试(Radiation Test)：模拟在极端条件下芯片可能面临的辐射环境，检测其稳定性和可靠性。热老化测试(Thermal Aging Test)：测试芯片在长时间高温下工作的稳定性和可靠性。

在芯片设计到制作的过程中 不可避免会出现缺陷 芯片测试就是为了发现产生缺陷的芯片 如果不加入测试环节 将有缺陷的芯片卖给顾客 受到的损失是测试的花费的数倍。这种测试在芯片的价值链中 按照不同阶段又分为CP（Circuit Probing）测试。抽样测试：芯片设计过程中就开始考虑测试，包括验证测试、可靠性测试、特性测试。可靠性测试是确认最终芯片的寿命以及是否对环境有一定的鲁棒性。FT是测试封装好后的单颗芯片（chip）CP是测试整片的晶元（wafer）特性测试是测试验证设计的冗余度。1. 保证芯片的质量。

Si-Si共价键，当这些少子收到的内建电场的电场力使他们有足够的能量破坏这些共价键的时候，它们遇到共价键就会破坏共价键，并释放出共价键中的电子。释放出的电子又会去撞击破坏别的共价键，这种滚雪球的方式很类似雪崩，因此称为雪崩击穿。雪崩击穿的前提是给二极管提供足够大的反向电压，随着反向电压的增大，耗尽层会变宽，由于是添加反向电压，所以PN结中主要是少子的漂移运动。我们知道在PN结中有许多的。二极管被击穿并不意味着二极管被损坏，只要反向电流产生的热量没有超过二极管的耐热极限，二极管就不会被击穿。

接下来，由于发射极连接了两个电源的负极，再加上N+区本来就是重参杂区域，因此这个区域会有大量的自由电子，B极每吸引一个电子离开空穴，即留下一个空穴，都会导致大量的电子涌入P区抢占这个空穴。这意味着，如果加大BE间的电压，吸引更多P区的电子流回电源正极，就会在P区留下更多的空穴，也因此会有更多的电子漂移至右侧N区。BJT的基本结构如上图所示，在左侧是宽度较窄，浓度非常高的N型离子参杂。给BE间通电，电源负极接发射极，电源发射的电子与重参杂N区的电子同性相斥，会使N+区的电子向B区扩散，并与B区的空穴结合。

就正好相反了，它必须要求讯号能源能提供较为大量的讯号电流，因为在同一个电压下，低输入阻抗会流进较大的讯号电流，如果讯源提供的电流强度不足以满足下一级电路的需求，它就不能完美地驱动下一级电路。对于电压驱动的电路，输入阻抗越大，则对电压源的负载就越轻，因而就越容易驱动，也不会对信号源有影响；输入阻抗指器件作为前级电路的负载时呈现的阻抗，输入阻抗越大的器件对前级电路的影响越小，所以输入阻抗是大一点好。当然在信号的传输中，要求“阻抗匹配”，即前一级的输出阻抗等于下一级的输入阻抗，这样在级间就不会产生信号反射。

首先先明确方法论，求等效电阻有多种方法，这里使用加压求流法，即我们要求从MOS的哪端看进去等效阻抗，就在哪个端口加一个电压源，并将原电路所有独立源置零（电压源短路，电流源断路），根据基尔霍夫电压定律求出外加电压与电流的关系，作比求出等效电阻。也就是说，一个MOS从漏极看进去的等效电阻就是与沟道长度调制效应有关的输出电阻。利用与MOS源极视入阻抗相似的分析方式，先假设M1的等效电阻为ro1，画出下图的等效模型。注：Ro1指的是MOS管考虑沟道调制效应的等效电阻。MOS源级视入等效阻抗。

此时流入P区的电子会和其中的空穴结合，流入N区的空穴会和其中的电子结合，因此导致两区的多数载流子浓度都降低，因此耗尽层宽度增加，阻碍了扩散运动，由于没有多子的形成和扩散，也就不会有以多子移动而产生的电流了，此时PN结不导电。那么根据物质普遍是从高浓度区域向低浓度区域移动的这一定理，在N区的电子会向P区移动，同样P区的空穴会向N区移动。由于电池持续向N区提供电子，向P区提供空穴，我们把空穴运动反向变为电子的运动，会发现此时电子运动的方向与电源供电工作方向一致，因此此时正向导电。P型半导体和N型半导体都是呈。

相信MOS管的理想伏安特性相信各位都在模拟电路中学过，但实际上，该理想图仅是实际图的一个近似，忽略几乎所以的二级效应。因此，为了深入理解非理想的MOS的伏安特性，了解最重要的几个二级效应是很有必要的。本文主要涉及各个参数之间的影响关系，并不涉及具体公式计算，仅做了解。