dc综合学习

已于 2024-08-10 23:52:33 修改
阅读量325 收藏
点赞数 3
文章标签： 学习
于 2024-07-22 22:20:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_53983890/article/details/140613001
版权

sdc

create_clock

在这里插入图片描述
在这里插入图片描述

时钟周期往下压前端要求的20%左右，后端做时序时才比较稳

set_clock_uncertainty

setup： clock_uncertainty=jitter+skew+margin
dc时比place更严格
hold：是同源检查，所以没有skew，clock_uncertainty=jitter+margin

sign off

在这里插入图片描述

io constraint

input delay实际上理论可计算，但按计算值给一半会导致端口约束偏松，一般给经验值：时钟周期的60%到70%

multicycle

待补充

读入saif

read_saif -input ./DUT.saif -instance_name DUT_TB/DUT_INST -verbose

Think_Ahead
关注
（139）DC综合set_clock_uncertainty？
m0_46498597的博客
04-08 1122
综合就是把行为级的RTL代码在工艺、面积、时序等约束下转换成对应的门级网表。综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。即实现在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为指定的技术库中单元电路的连接。
（134）DC综合set_clock_latency设置？
m0_46498597的博客
04-02 323
综合就是把行为级的RTL代码在工艺、面积、时序等约束下转换成对应的门级网表。综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。即实现在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为指定的技术库中单元电路的连接。
DC静态时序分析之时钟篇
weixin_39015789的博客
12-01 6035
静态时序分析—时钟篇 引言介绍 在芯片设计或者FPGA设计里面，根据有无时钟，将电路设计分为时序逻辑电路设计跟组合逻辑电路设计两部分。对设计的电路进行时序分析来说，时钟是不可或缺的。本文主要介绍关于在静态时序分析中时钟的基础知识跟常用SDC指令。 基础知识 ...
Design Compiler（DC）中关于delay的设置心得
u012417282的博客
03-26 9742
今天在使用DC设置随路时钟的时候发现里两个比较容易混淆的设置:max_delay/min_delay和input_delay/output_delay。 1)max_delay/min_delay设置指定路径的最大延迟和最小延迟。    如果电路完全是有组合逻辑电路构成的，可以直接使用这两条命令设置延迟。例如，限制一个门控时钟的控制信号ctrl：    set_max_delay 5 -fr
SDC命令详解：使用set_clock_uncertainty命令进行约束
前进，才知道自己的渺小
02-14 7553
set_clock_uncertainty命令用于指定设计中时钟周期的不确定性（设置了时钟对象的setup_uncertainty和hold_uncertainty属性），不确定性指的是对那些会对时钟周期造成的负面影响。这些不确定性可能来源于时钟抖动(clock jitter)、时钟偏差(clock skew)或是额外裕度(margin)等一切想要在时序分析中考虑的因素。如果想要移除不确定度，使用remove_clock_uncertainty命令。
Clock Skew , Clock Uncertainty和 Period
weixin_30433075的博客
08-14 1093
本文将介绍FPGA中和时钟有关的相关概念，阅读本文前需要对时序收敛的基本概念和建立、保持关系有一定了解，这些内容可以在时序收敛：基本概念，建立时间和保持时间（setup time 和 hold time）中找到。 系列目录 时序收敛：基本概念 建立时间和保持时间（setup time 和 hold time） OFFSET约束（OFFSET I...
DC综合学习.docx
08-24
DC综合不仅涉及到物理综合，还涵盖了逻辑综合，旨在优化设计，满足时序、面积和功耗的目标。下面将详细讨论DC的基础知识，包括时序分析、常用命令和综合流程。 1. 芯片的设计流程： 芯片设计通常分为前端设计和后端...
DC综合学习教程：4天精通芯片综合
本课程围绕"DC综合"展开，旨在帮助学习者在短短4天内掌握这一核心技能。逻辑综合是集成电路设计流程中的关键步骤，它将高层次的设计描述（如行为级或RTL级的硬件描述语言，如Verilog或VHDL）转换为具体的门级网表，...
DC逻辑综合学习资料
11-26
比较系统的讲解了DC逻辑综合的步骤，概念等关键内容，整合了S家官方学习资料和网络资源以及自己本人经验，纯粹是本人亲自做的PPT，比较适合有一定基础的初学者。交流过程中如有疑问，欢迎指正批评。
eetop.cn_DC.zip_DC综合教程相关学习文档
07-13
本文件为一套完成的dc综合学习教程，有中文的也有英文版的，还有个人笔记和重点标注，非常全面，我做综合10年的经验
eetop.cn_DC综合.rar_DC综合_dc综合命令
09-23
通过学习这些文档，读者可以系统地掌握DC综合的全貌，提高设计效率。 总的来说，DC综合是数字IC设计中不可或缺的工具，理解其原理和掌握相关命令是提升设计质量的关键。通过对DC的学习和实践，工程师能够更好地优化...
DC综合入门【待完善】
xidian_hxc的博客
06-18 1326
1、.db格式：二进制工艺库文件；. lib格式：可读工艺库文件（包含 operating _ conditions ).
静态时序分析简明教程(六)]时钟组与其他时钟特性
weixin_43698385的博客
11-16 4925
在第二章中，我们讨论了一个复杂的电路设计不可能只存在一个时钟域，面对不可避免地多时钟域问题，我们采用**时钟组**的方式来描述不同时钟之间的关系。 而在第三章中，我们使用SDC命令去约束和描述那些非理想的时钟特性，如过渡时间、偏移、抖动、延迟等。 虽然说在布局布线完成后，他们的数值或者形态会发生改变，但这些约束依旧值得学习，因为他们在整个芯片设计的前面阶段为我们提供了重要的参考。
IC设计中的DC综合学习记录——部分问题及解决方法
u011974971的博客
07-03 6412
DC综合中遇到的问题及相应的解决方案
DC综合约束：注意事项
IC小鸽的博客
10-14 5813
1、用采样时钟约束输入信号的input delay 输入信号的input delay不使用驱动时钟来约束，而是使用采用时钟进行约束 举例如下： 2、clock gating输出时钟驱动的信号的output delay使用clock gating之前的输入时钟来约束 clock gating模块的输入时钟和输出时钟属于同步时钟，且具有相同的时钟属性，因此cg输出时钟驱动的时钟信号output...
【Time7】时钟组约束
1615549892
07-24 2878
定义 Clock Groups是将若干时钟放到1个组内，工具不会去分析不同的时钟组之间的时序路径。 如果要设置两个时钟之间的路径不分析，可以使用set_false_path约束。 如果要设置多个时钟之间的路径不分析，可以使用set_clock_groups约束。 -group增加时钟 时钟组至少要存在两个非空时钟组。如果只有一个时钟组将会报错。 时钟分类 synchronous：相位可预测，时钟源头是同一个。 asynchronous：相位不可预测，时钟源头不是同一个。 unexpandable
【数字IC后端学习】DC综合 约束设置（Design Complier）
最新发布
优快云sang_的博客
07-19 455
DC的约束设置
setup,hold修复
Yansiwei777的博客
11-06 2984
信号完整性（SI，signal integrity）violation的一种，SI据我所知也就只和crosstalk有关。对于case1的解决方案在发生以下情况不适用，在同一工作条件下，前一个模块存在hold违例，经过插buffer修正，却因此导致下一个模块存在setup违例。4）换setup/hold corner下skew更小的cell，如Iwt,这样setup和hold互卡情况会缓解。2）路径上的crosstalk（串扰）过大，对setup和hold都有影响。2）clock的ndr设置好。
【DC综合】综合基础知识
xulu1588的博客
06-08 7004
【DC综合】综合基础知识
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值