m0_53983890的博客

原创 ic八股学习第三天——大疆创新硬件笔试1

对于MOSFET的工作区，通常分为三个区域：截止区（当栅源电压Vgs低于阈值电压Vth时，没有导电沟道形成，不导通）、饱和区（也叫恒流区，Vgs>Vth且Vds>Vgs-Vth，此时电流基本恒定）、可变电阻区（也叫线性区，Vgs>Vth且Vds<Vgs-Vth，此时电流随Vds变化，类似电阻特性）。这个是对的，因为MOSFET的栅极和源极之间存在寄生电容，当驱动信号变化较快时，可能会引起高频振荡，所以通常在栅极串联一个电阻来抑制这种振荡，增加阻尼，减少振铃现象。所以B是正确的，不是错误选项。

原创 systemVerilog 复习第一天——sv的仿真时间调度机制、enum、string、logic、数组、clock blocking

1.非阻塞赋值其实是分成了两个步骤，先计算RHS，再更新LHS，中间会去完成其它事件的调度和计算。而阻塞赋值两步同时执行，不存在中间插入其它事件的情况。2.2005标准相对2001标准引入了program，多了Reactive Region set（Reactive、Re-Inactive、Re-NBA），将验证代码和设计代码区域区分开了，减少了竞争冒险。3.图表中也看出来为什么我们一般推荐使用asign而不是always @（*），因为连续赋值语句会在0时刻进行触发，以便传递常值；

原创 ic八股学习第二天——锁存器的结构_触发器的结构_建立保持时间

T_dp：组合逻辑延时T_margin：设计裕量T_setup：UFF1的setup时间要求T_capture：CLKM到UFF1时钟端CK的延时T_clk: 时钟周期Data Arrival Time : 数据在datapath上传输的时间Data Required Time : 时钟在clock path上传输的时间由此可见，setup检查发生在不同时钟边沿，与时钟频率有关。

原创 chisel学习第一天——基础知识:环境配置、器件连接、组合逻辑编写、示例编写：译码器

伊吉斯将另一面白色的帆交给领航，特别交代他在回航的时候，如果帖修斯平安归来，就将这面船帆升起来；要是事与愿违就用黑色的船帆，等于是悬挂出不幸的信号。

原创 ic八股学习第一天——乐鑫数字ic工程师笔试1

我常以为，是众生度化了佛祖————史铁生。6、以下关于时序电路和组合电路，同步电路和异步电路的解释，() 是正确的。A.时序电路是触发信号由同一个时钟驱动的电路，组合电路是不依靠。触发信号的电路，同步电路是依靠触发信号触发的电路，异步电路触发。B.时序电路是依靠触发信号触发的电路，组合电路是不依靠触发信号。的电路，同步电路触发信号由同一个时钟驱动，异步电路触发信号使用。C.时序电路是不依靠触发信号的电路，组合电路是依靠触发信号触发。的电路，同步电路触发信号由同一个时钟驱动，异步电路触发信号使用。

原创 使用vmware运行ubuntu22.04，系统中的图形化的软件内点击任何按键直接闪退报错（比如gtkwave、firefox）

找了很久的问题，一直给ai喂日志，重装了几次图形化软件、xrog（显示驱动）、snapd、vmware tool、内核。最后终于在ai指导下解决。在vmware的虚拟机设置中禁用monitor的3D加速。

原创 存储路径dir的bash脚本

【代码】存储路径dir的bash脚本。

原创 利用filelist编译时，文件先后顺序的依赖关系的处理方法

较大设计中，分割子模块，定义各个子模块的的filelist，在上层filelist中采用“-f path/xxx_subfilelist”的形式引入子模块filelist（注意要指明路径），这样由子模块的设计师维护子模块的filelist，待合并系统时，再合并filelist。经过实践，使用-y指定库路径的方式，避免了罗列详细的filelist，虽然与详细的filelist相比，编译仿真实现一致，但是对于覆盖率收集时，却无法实现由-y加载模块的代码覆盖率收集（cadence imc工具）。

转载 UVM中最基础，也最常用的几个知识点

uvm_component就是由uvm_object搭建成的一种高级有生命体或者无生命体，而sequence_item则是由其搭建成的血液或者其他，它流通在各个（uvm_component）之间，sequence则是众多sequence_item的组合，config则是由其搭建的用于规范生命体或者无生命体(uvm_component)行为方式的准则。1.为什么在TOP里面uvm_config_db set的时候都需要用到uvm_test_top，它针对不同的case产生的实例名字是一样的吗？

原创 axi_coachi_note

乱序：out of order（axi 3支持，4没有id不支持）第二个请求回复的时间比第一个早（请求回复的顺序是乱的。wrap10: 常用与缓存读写，cache line 一般是64，优先读写要读写的字节，然后按照边界绕回。fixed00：主机只给数据长度，从机为fifo类似的数据结构，不需要输入地址。outstanding：master发出上一个请求没有完成就继续发出下一个请求。incr01：主机只给数据长度和起始地址，从机自己维护。awlen其实是3+1等于4，0表示1，n表示n+1。

原创 三门问题 python代码模拟Monty Hall Problem

若车在A，打开B的概率是1/2，若车在C，则打开B的概率为1。B被打开可能是以车在A的前提下以1/2概率随机选择的（情况1），也可能是以车在C为前提以1的概率打开的（情况2）。虽然我不知道究竟是哪种情况，但是情况2使B被打开的可能性更大，所以以B被打开作为已知信息，可以推出已发生情况2的概率更大。然而，数学上的分析表明，如果参赛者选择改变最初的选择，那么中奖的概率会提高。可见，随着实验次数的增加，不改变选择和改变选择赢得车辆的概率逐步收敛与1/3和2/3，与理论计算一致。参赛者首先选择一扇门，但不打开。

原创 sta学习

shell linux原生，tcl eda工具都支持，perl像一个转接口。

原创 dc综合学习

input delay实际上理论可计算，但按计算值给一半会导致端口约束偏松，一般给经验值：时钟周期的60%到70%hold：是同源检查，所以没有skew，clock_uncertainty=jitter+margin。时钟周期往下压前端要求的20%左右，后端做时序时才比较稳。dc时比place更严格。

原创 验证学习记录

clocking：前仿模拟setup和hold注意，#0的时间长度远大于delta cycle。UVM两大类：uvm_component,验证组件类，不动产，构成验证的事务uvm_object，非固定资产，数据包，传输事务，动态产生。创建组件三要素：定义、注册、构建先使用extends定义，再使用`uvm_component_util宏来注册；最后使用撰写构建函数new函数，new函数只能包含且必须包含name和parent两个参数。

原创 德州扑克python赛博游玩以及计算胜率

先算出来是我是个两对，我觉得我算错了，我的牌一张没中啊，只有场上有个公对啊，看半天我没看出来，我还以为是我算错了，结果是我有个口袋对，整笑了都。

原创 linux+gcc+makefile

Linux系统从应用角度来看，分为内核空间和用户空间两个部分。内核空间是Linux操作系统的主要部分，但是仅有内核的。Linux的内核主要由5个子系统组成进程调度内存管理、 虚拟文件系统、网络接口、进程间通信。下面将依次讲解这 5。操作系统是不能完成用户任务的。丰富并且功能强大的应用程序包是一个操作系统成功的必要件。这个和武林秘籍一样，不。仅得有招式还得有内功心法。

原创 路科验证v0学习

sv

原创 git操作命令

原创 【无标题】

booth2编码的乘法器

原创 AMBA 2.0 学习记录

AHB 主机总线主机能够通过提供地址和控制信息发起读写操作。任何时候只允许一个总线主机处于有效状态并能使用总线。AHB 从机总线从机在给定的地址空间范围内响应读写操作。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。AHB 仲裁器总线仲裁器确保每次只有一个总线主机被允许发起数据传输。即使仲裁协议已经固定，任何一种仲裁算法，比如最高优先级或者公平访问都能够根据应用要求而得到执行。AHB 必须只包含一个仲裁器，尽管在单总线主机系统中这显得并不重要。

原创 不同语言返回系统时间的方法

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档content前言一、verilog二、习语嫣1.头文件：time.h2.3.python三.总结前言第一篇博客，总结一下各个语言返回系统时间的方法，欢迎补充。（立一个flag在这里，暑假自学嵌入式，明年打蓝桥杯嵌入式赛道）以下是本篇文章正文内容，案例多是网上cv而来，算是帮大家搜集整理一下吧一、verilog$time二、习语嫣1.头文件：time.h代码如下（示例）：time_time(time_t*)2..