路科验证v0学习

已于 2023-05-30 17:52:36 修改
阅读量240 收藏 1
点赞数
文章标签： 学习 fpga开发
于 2023-05-11 16:29:47 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_53983890/article/details/130625064
版权
本文介绍了SystemVerilog的基本语法，包括数据类型如reg、integer、time、real以及wire、wand、wor等线网类型。还提到了字符串的特性，函数和任务的使用，以及数组的应用。文中强调了rand随机约束只能在类和结构体中声明，不能在module内。此外，讨论了覆盖率工具-sv-coverbst的重要性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

sv基本语法

v: 数据类型：变量（reg，integer，time，real），线网（wire，wand，wor）

sv：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
string是数组，左低右高。但赋值若更多，从右边开始取

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

函数和任务和数组

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

验证

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

覆盖率

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
-sv -cover bst
在这里插入图片描述

随机约束

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
rand只能在类、结构体里声明，不能在module里面声明

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

quiz

在这里插入图片描述
ABD
在这里插入图片描述
ABCD
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

D

在这里插入图片描述
AB

（c有可能是latch）

在这里插入图片描述

ad

在这里插入图片描述
CD

在这里插入图片描述
在这里插入图片描述
ABCD

在这里插入图片描述
C

end

Think_Ahead
关注
(UVM验证学习4) apb watchdog源码阅读
fenggang2333的博客
11-07 830
watchdog源码阅读
综合应用练习系统 科慧尔Excel实战技能提升及综合应用练习系统 v5.06
10-26
在商务应用中，用户可以通过系统学习如何制作专业级的销售报告、市场分析、客户关系管理模型等，运用Excel的高级功能，如数据验证、条件格式和宏，提升商务决策的科学性和精确性。 政务办公领域，系统提供公文撰写...
V0课程实验指导_verification_
10-03
陆科验证V0实验指导文档，欢迎下载。。。
【路科V0】SV实验1【SystemVerilogVerification Flow】
weixin_41788560的博客
04-24 6280
lab1实验介绍 实验的工具：Questa 设计模块介绍 实验中的待测试模块(DUT)是一个16输入，16输出的路由器，这个路由器的功能是把数据通过各个输入端（Input)发送到任意输出端(Output)。下面是最终完成的整个验证平台示意图。 实验文件 打开实验文件，你将会看到如下实验代码的结构，其中rtI中为设计代码，labs中为原始代码，solutions中为参考答案。 在Lab1中我们应该掌握以下内容: 用SV给待测试模块(DUT)搭建最简单的...
路科验证V0实验lab3总结（上）
IC小白的成长之路
05-23 1407
先总结实验任务的代码，再来总结一些拓展思考 目录 一、构造一个从路由器输出端进行取样的监视器（Monitor）？ 任务一：创建顶层测试环境（Top-Level Test Environment） 任务二：发展一个监视器（Monitor） 二、构造一个可以验证路由器输出的比较器（Checker）? 任务三：发展比较器（Checker） 三、运行Driver和Monitor程序，检验Checker能否正确比数 ？ 任务四：编译和仿真（略） 任务五：测试所有端口 总结 一、构造一个从路.
【路科V0】验证环境1——验证环境结构
weixin_41788560的博客
04-20 2832
验证环境结构 测试平台(testbench)是整个验证系统的总称。 它包括验证结构中的各个组件、组件之间的连接关系、测试平台的配置和控制。 从更系统的意义来讲，它还包括编译仿真的流程、结果分析报告和覆盖率量化等。 从狭义上讲，我们主要关注验证平台的结构和组件部分，他们可以产生设计所需要的各种输入，也会在此基础上进行设计功能的检查。 测试平台(testbench)结构图 典型验证结构框图 验证结构： 待测设计：DUT 验证...
陆科验证V0 第一讲
穹宇星耀的博客
09-14 334
芯片验证概述 SystemVerilog概述 数据类型 自定义类型 字符串类型 设计特性 接口
路科验证v0实验_lab3
06-26
路科验证v0实验_lab3，是针对机器学习中的线性回归模型进行的实验验证。这个实验主要目的是通过将数据集拆分成训练数据集和验证数据集，使用线性回归模型对训练数据进行拟合，评估模型的性能并进行调整。 通过该...
路科v2.4虚拟项目
最新发布
07-27
- *3* [【路科验证004】v2.4验证流程管理（可上班后看）](https://blog.youkuaiyun.com/weixin_41863703/article/details/122457592)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_...
路科验证学习笔记（V0_5）——用类构建验证结构及线程间通信
Arist.
08-20 366
多个driver/receiver的时候，接口都要设定为virtual。如果不使用关键字 “virtual” 那么在多次调用该接口时，在其中的一个实例中对接口中某一信号的修改会影响其他实例接口；如果使用了 “virtual” 关键字，那么每个实例是独立的。 ...
【SystemVerilog】路科验证V2学习笔记（全600页）.pdf
02-25
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 function逻辑电路 33 task时序电路 35 动态 静态变量 39 1.3 设计例化和连接 45 第二章 验证的方法 393 动态仿真 395 静态检查 397 虚拟模型 403 硬件加速 405 效能验证 408 性能验证 410 第三章 SV组件实现 99 3.1 接口 100 什么是interface 101 接口的优势 108 3.2 采样和数据驱动 112 竞争问题 113 接口中的时序块clocking 123 利于clocking的驱动 133 3.3 测试的开始和结束 136 仿真开始 139 program隐式结束 143 program显式结束 145 软件域program 147 3.4 调试方法 150 第四章 验证的计划 166 4.1 计划概述 166 4.2 计划的内容 173 4.3 计划的实现 185 4.4 计划的进程评估 194 第五章 验证的管理 277 6.1 验证的周期检查 277 6.2 管理三要素 291 6.3 验证的收敛 303 6.4 问题追踪 314 6.5 团队建设 321 6.6 验证的专业化 330 第六章 验证平台的结构 48 2.1 测试平台 49 2.2 硬件设计描述 55 MCDF接口描述 58 MCDF接口时序 62 MCDF寄存器描述 65 2.3 激励发生器 67 channel initiator 72 register initiator 73 2.4 监测器 74 2.5 比较器 81 2.6 验证结构 95 第七章 激励发生封装：类 209 5.1 概述 209 5.2 类的成员 233 5.3 类的继承 245 三种类型权限 protected/local/public 247 this super 253 成员覆盖 257 5.4 句柄的使用 263 5.5 包的使用 269 第八章 激励发生的随机化 340 7.1 随机约束和分布 340 权重分布 353 条件约束 355 7.2 约束块控制 358 7.3 随机函数 366 7.4 数组约束 373 7.5 随机控制 388 第九章 线程与通信 432 9.1 线程的使用 432 9.2 线程的控制 441 三个fork...join 443 等待衍生线程 451 停止线程disable 451 9.3 线程的通信 458 第十章 进程评估：覆盖率 495 10.1 覆盖率类型 495 10.2 功能覆盖策略 510 10.3 覆盖组 516 10.4 数据采样 524 10.5 覆盖选项 544 10.6 数据分析 550 第十一章 SV语言核心进阶 552 11.1 类型转换 552 11.2 虚方法 564 11.3 对象拷贝 575 11.4 回调函数 584 11.5 参数化的类 590 第十二章 UVM简介 392 8.2 UVM简介 414 8.3 UVM组件 420 8.4 UVM环境 425
路科验证V0实验lab1总结
IC小白的成长之路
05-19 2411
1.总共分三个部分，test.sv router_io.sv router_test_top.sv , router.v是DUT部分 1.1 test.sv部分是给出一个复位信号 代码如下： program的作用： 1）验证程序执行的主要结构和入口 2）它提供了一个封装验证程序数据，函数，任务的结构 3）它提供了一个语法来指定在Reactive区域中的调度执行 使用方法和目的： 1）在程序块中，要采用非阻塞赋值语句（<=）对时钟块(clocking block)中的信号做驱动 2
路科验证V0实验lab4总结
IC小白的成长之路
05-27 1425
目录 任务一.：创建一个数据包类（class）文件（用packet类来封装数据包的信息） 任务二：定义数据包的属性约束 任务三：定义数据包类方法的雏形 任务四：定义数据包类new（）结构体 任务五：定义Packet的方法compare() 任务六：定义数据包的方法display（） 任务七：修改test.sv来使用Packet类 任务八：修改gen（）任务去产生数据包对象 任务九：修改recv（）任务 任务十：修改check（）任务 任务十一：检查和保存文件 任务十二：编译和仿真（略
路科验证学习笔记（V0_23）——使用task进行验证
Arist.
08-14 614
ref 和 inout的区别 fork…joinX 的区别 // fork..join: 必须等到ment1，ment2，ment3全部执行完之后，ment4才可以执行。 // fork..join_any: 等到ment1，ment2，ment3之中任何一个执行完毕之后，ment4 可以执行 // fork..join_none: ment4的执行与否不依赖于ment1，ment2和ment3，他们可以同步执行。 对于router这个DUT，比较器比较的时候不能直接拿发生器产生的数据和DUT输.
笔记：路科V0第1节——什么是验证
黄昏时分的博客
05-03 1069
课程链接：https://www.bilibili.com/video/BV1k7411H7Jo?p=2 这门课刘斌老师用的居然还是西电的PPT模板，再一次因为SV验证这门课不再安排在本部而是被安排在了广研院而哭晕。 验证是用来证明设计功能正确，并且符合设计功能描述的流程。工作量主要集中在设计流片以前，而且在前端设计中占据大约70%的工作量。是需要在流片之前确认产品的功能和系统是否符合规则和要求。 什么是测试平台：​这图本小白看不懂。。直接搬过来 从前验证不被重视的时候验证工作基本是由设计人员一同完成，但是
【路科V0】SV实验2 【Sending PacketsThrough Router】
weixin_41788560的博客
04-28 2221
Lab2的学习目标是: 拓展lab1中的测试平台,从一个输入端向一个输出端发送数据包。 用新的测试平台来编译和仿真设计文件。 在这次Lab中，你将继续去搭建测试平台上的相关组件（component) ： 激励产生器(Stimulus Generator) 驱动器（Driver) 等。 你会使用一些的子程序（routine)去把一个数据包从输入端口3发送到输出端口7，并观察到这个数据包的payload。 在该实验完成时，你将得到如下验证结构。 任务一：声明程序（program...
路科验证V0实验lab3总结（下）
IC小白的成长之路
06-17 1041
概述： 实验目标： 整个代码框架如下： 1.对数据的分析： 2.对initial begin end 的分析： 3.对 task reset() 的分析： 4.对 task gen() 的分析 5.对 task send() 的分析 6.对 task send_addrs() ，task send_pad()，task send_pay_load() 的分析 7. 对 task recv() 的分析 8.对 function bit compare(ref string message)...
SV-路科-V0实验：lab3-设置Monitor和Checker
ystery的博客
06-01 753
check()用来比较输入端发送的数据和输出的得到的数据recv()接收从输出端拿到的数据，后续还会填充很多功能。get_payload()实现从输出端拿到数据的功能。
SV-路科-V0实验：lab7使用软件包Packages标准化验证环境
ystery的博客
06-12 373
提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值