Xilinx FPGA平台DDR3设计保姆式教程（1）DDR3基础简介

最新推荐文章于 2024-09-18 16:39:07 发布
最新推荐文章于 2024-09-18 16:39:07 发布
阅读量1.5w 收藏 180
点赞数 41
分类专栏： FPGA接口篇 文章标签： ddr fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_52840978/article/details/121189432
版权
本文是Xilinx FPGA平台DDR3设计的保姆级教程，介绍了DDR3的基础知识，包括DDR3的地址概念、容量计算，以及行选通周期、列地址脉冲选通潜伏期、突发传输等重要概念。通过学习，帮助读者深入理解DDR3内存的工作原理。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

如果我们只是拿来用ddr搬砖，那么它就简单，知道IP怎么使用就好，但是要想知其所以然，理论知识是必备的，这也是我们初学者所欠缺的东西，慢慢修炼吧！

汇总篇：

Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了

目录

一、DDR3简介

二、地址的概念及容量计算

2.1地址的概念

2.2 DDR3容量计算

三、重要给概念理解

3.1 行选通周期

3.2 列地址脉冲选通潜伏期

3.3 突发传输的概念

3.4 掩码

3.5 数据选取脉冲（DQS）

四、参考资料

一、DDR3简介

        DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据的读取写入是按时钟同步的；所谓动态&

了解本专栏 订阅专栏 解锁全文
Xilinx FPGA DDR3设计（一）DDR3基础扫盲
FPGA_Designer
04-29 1万+
引言：本文我们介绍下DDR3的基础知识，涉及DDR3管脚信号、容量计算、重要参数介绍内容。
Xilinx 7系列FPGA DDR3硬件设计规则
FPGA_Designer
04-06 1万+
引言：本文我们介绍Xilinx 7系列FPGA DDR3硬件设计规则及约束，包括Bank选择、管脚位置约束、管脚分配、端接、I/O标准和走线长度。 01.设计规则 存储器类型、存储器数量和数据宽度受限于所选FPGA器件家族、FPGA速度等级和设计频率，频率范围取决于器件电气特性。 02.Bank和管脚选择 图1、DDR3 数据组连接（DCI级联从Bank） 图2、DDR3地址组连接（DCI级联主Bank） 图3、DDR3 地址/控制组连接（DCI级联从Bank） MIG工具根据
Xilinx系FPGA学习笔记（九）DDR3学习
最新发布
贾saisai的博客
09-18 1382
这里暂时先只介绍一下IP核配置生成和一些接口信号的含义，后续还需要补很多知识点和实际测试应用DDR3 已不是当今主流的 DDR 存储器，市场上的 DDR4和 DDR5 也已经应用广泛。但是 DDR3 存储器作为 RAM 存储器家族发展历程中的一个重要里程碑。最早是SRAM，由六个晶体管构成，实现1位数据的存储早期 SRAM 芯片对于晶体管的消耗量是巨大的，影响芯片的成本最大的一个因素就是芯片内部集成的晶体管数量，所以后续进行研发实现了是使用 1 个电容+1 个晶体管的组合，实现 1 位数据的存储。
xilinx sparten6 ddr3 开发手册
01-09
xilinx sparten6 ddr3 开发手册.pdf
Xilinx FPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了
热门推荐
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-07 3万+
鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！
xilinx的ddr控制器手册
07-26
xilinx 的ddr开发手册，学习xilinx芯片控制ddr的文档
xilinx平台DDR3设计教程之应用篇_中文版教程
02-05
xilinx平台DDR3设计教程之应用篇_中文版教程
Xilinx DDR3 MIG系列——Xiinx DDR3官方手册ds176_7series_MIS
小灰灰的FPGA的博客
11-11 2835
在vivado中查看某个模块，或者ip所占用的资源，必须run implementation完成，将网表映射到FPGA的物理资源上，通俗点讲，EDA工具将对应器件和线路布置完成，place和route完成。可通过ip界面配置，用于优化时钟buffer。通常对于大项目来说，LUTs的评估一般都心里有数，很容易做到，但是时钟资源的评估很容易忽略，一般高速ip核内部都会占用时钟资源，因此尤其需要注意时钟资源。对于时钟资源的使用，bufg使用3个，MMCE使用了1个，Pll使用1个，bufH使用1个。
Xilinx FPGA平台DDR3设计保姆式教程（4）DDR3读写测试
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-13 1万+
实验任务： 将输入数据(data_in)存入ddr，然后读出，验证输入输出数据是否相等。 目录 一、前言 二、系统方案 2.1方案设计 2.1.1输入接口时序图 2.2状态机设计 2.2.1独热码 2.2.2状态机流程图 2.2.3三段式状态机 2.3app接口设计 三、仿真结果 一、前言 接上一篇（3）MIG的使用教程 MIG配置如下： 系统时钟sys_clk = 200Mhz 系统复位sys_rst 低有效 模式：4：1 位宽： 16bit 注：由于选择的DDR3.
Xilinx FPGA平台DDR3设计保姆式教程（6）DDR高级篇
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-18 6950
为了更方便的对DDR读写，我们对DDR再次封装成可复用的读写模块。
XILINX_DDR3_5部分使用说明+官方手册
01-02
某位哥们居然要价50积分，害害害XILINX_DDR3_5部分使用说明+官方手册
xilinx ultrascale ddr3控制器 开发手册
01-09
xilinx ultrascale ddr3控制器 开发手册
xilinx平台DDR3设计教程之设计篇_中文版教程
12-06
xilinx平台DDR3设计教程之设计篇_中文版教程
Xilinx FPGA平台DDR3设计保姆式教程（5）DDR3仿真篇
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-13 1万+
实验目的： 了解ddr的仿真模型建立。
Xilinx的Vivado中的SDK使用札记
榕树的博客
10-13 7030
这里写自定义目录标题欢迎使用Markdown编辑器使用技巧添加插件功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎...
【原创】Xilinx_7Series_MIG控制器驱动DDR3
qq_40807206的博客
11-20 1万+
一、项目说明： 平台：XC7K325T板卡DDR3：两片MT41J256M16TW-107，共1GB，数据总线32bit环境：Vivado 2019.2IP：Memory Interface Generator(MIG 7 Series)官方手册：ug586 (7Series Devices Memory Interface Solutions v4.2) 二、DDR3 本调试使用了两片镁光的 MT41J256M16TW-107 DDR3芯片：单片数据总线为16bit、深度32M、8个Ban...
DDR3的容量计算方法
pioneerzdn的博客
01-31 7552
FPGA使用DDR3的容量计算以及用户地址位宽计算方法 本文主要讲解mig核中DDR3选型中的容量计算以及ddr3中用户地址位宽计算方法。 MIG核DDR3型号中容量计算方法 MIG核中DDR3型号选择如下图矩阵框中所示。 MIG核DDR3芯片型号配置介绍 Memory Type中选择DDR3的芯片形式，主要有Component、RDIMMs、UDIMMs和SODIMMs四类，如果硬件选用的是DDR3芯片颗粒，则选择Component，如果硬件选用的是内存条形式，则选择RDIMMs、UDIMMs或SODI
Xilinx 7系列例化MIG IP core DDR3读写
Gdadiao123的博客
02-04 1万+
DDR3读写在工程上多是通过例化MIG，调用生成IPcore的HDL FunctionalModel。DDR读写数据可以用到状态机，后期再添砖加瓦吧，当下先对比一下网上找的一段程序和自己例化后的程序。 另外，仿真了十余分钟，最后的是什么鬼？一头雾水T.T。想着每一次要分析信号要等那么久就难受。 7系列例化MIG IP core DDR3读写" alt="Xilinx 7系列例化MIG IP
xilinx fpga平台ddr3设计保姆式教程
09-07
Xilinx FPGA平台DDR3设计保姆式教程是针对初学者的一种经典教程，旨在帮助他们快速上手并深入了解DDR3存储器的设计。 首先，要设计DDR3接口，我们需要确保FPGA芯片和DDR3存储器之间的信号完整。这包括遵循准则和规范...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

子墨祭

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值